硅基“摩”法破灭，华为“韬”光养晦

1965年，戈登·摩尔在《电子学》杂志上随手画下一条预测曲线时，大概不会想到，这条日后被称为“摩尔定律”的曲线，将统治半导体行业整整一个甲子。

集成电路上的晶体管数量每两年翻一番——这条简明优雅的规律，定义了人类科技进步的速度。从286到酷睿，从功能机到智能手机，摩尔定律是隐形的计时器，为每一代产品的迭代定下了deadline。

然而，所有的神谕都有失效的一天。当晶体管尺寸逼近原子量级，当量子隧穿效应让电子在纳米尺度上恣意“穿墙”，当一座3nm晶圆厂的投资门槛飙升至200亿美元时，摩尔定律的丧钟已经敲响多时。英伟达CEO黄仁勋在2026年的多场演讲中直言“摩尔定律已死”，并宣告运算时代正式进入“摩尔定律之后”的新篇章。

但真正有趣的问题不是“摩尔定律死了没有”，而是——下一个定律是什么？

2026年5月25日，上海。在IEEE国际电路与系统研讨会（ISCAS 2026）上，华为给出了一个充满雄心的回答。华为董事、半导体业务部总裁何庭波正式发表“韬（τ）定律”，这是中国在全球半导体领域首次提出指导产业发展的新原则。

如果说摩尔定律的核心是“把晶体管越做越小”，那么韬定律的核心就是“让信号跑得越来越快”——用“时间缩微”替代“几何缩微”，彻底改写半导体演进的基本逻辑。

01

退而不死的摩尔定律

要理解韬定律的分量，首先得看清它要取代的到底是什么。

1965年，英特尔联合创始人戈登·摩尔提出，集成电路上的晶体管数量大约每18至24个月翻一倍，芯片性能同步翻倍、成本持续下降。过去半个多世纪，从90纳米、28纳米一路演进到如今的3纳米、2纳米，半导体产业几乎完全沿着这条“几何缩微”的路线奔驰。

但这条跑了六十多年的老路，如今已经到了不得不换轨的时刻。

物理极限是第一个死结。3纳米制程下，晶体管栅极宽度仅十几个硅原子，再缩小就会遭遇量子隧穿效应——电子会像漏水一样不受控制地“穿墙而过”，芯片直接失效。这是一道绕不开的物理硬墙。

经济账同样算不下去了。建设一条3纳米生产线动辄需要近200亿美元，流片一次成本高达数千万美元，全球玩得起的玩家已经从几十家锐减到仅剩台积电、三星、英特尔等寥寥三四家。

更致命的是，单晶体管成本在先进节点上已经不再下降，甚至开始回升。维持了半个世纪“每代晶体管更多、成本更低”的行业逻辑彻底瓦解。

何庭波在演讲中拆解了一个被行业遮蔽了六十年的底层事实：摩尔定律从未真正关于尺寸，而是关于时间。晶体管缩小是为了开关更快，互联线路变密是为了传输更短——每一代技术迭代的本质交付物，都是时间的压缩。而如今，当几何缩放已经走到物理尽头，继续单纯追逐“更小的晶体管”已经变成一条投资回报率急剧递减的不归路。

02

韬定律

用时间缩微重新定义半导体进化

正是在这一背景下，韬定律登场了。

“韬”（τ）是物理学中的时间常数，代表一个系统响应和传播信号所需的“基础耗时”。华为提出的τ定律，核心是用“时间缩微”替代传统的“几何缩微”——不再只盯着把晶体管做得更小，而是通过系统性地压缩信号传播时延来提升整体芯片性能。

如果说摩尔定律是一种“横向扩张”的思路——在平面上塞进更多晶体管，那么韬定律就是一种“纵向挖掘”的思路：不追求把单个晶体管做小，而是让信号跑得更快。用何庭波在论文中的表述，摩尔定律的几何缩放时代已经结束，下一个五十年的竞争规则正在被重新书写。

韬定律的关键支撑技术是“逻辑折叠”（LogicFolding）。传统芯片采用平面二维平铺设计，信号从A点跑到B点需要经过漫长的绕线路径，大量时间消耗在走线上。

逻辑折叠的做法相当于把平面电路“折起来”——将数字、模拟和存储电路拆分到垂直堆叠的活动层中，大幅缩短关键路径的走线长度，从而降低信号传播的电阻和电容负载。

这并非纸上谈兵，而是已有大量工程实践支撑。何庭波透露，过去六年基于τ定律的技术思路，华为已成功设计并量产了381款芯片，覆盖移动终端、AI加速器、汽车电子、工业与基础设施五大品类。

03

数据说话

381款芯片的实证基础

韬定律最令人信服的地方，在于它不是一场概念发布会，而是一套已经被大规模量产验证的方法论。

在固定器件节点的前提下，华为将晶体管密度从155 MTr/mm²提高到238 MTr/mm²，这一代际提升幅度在传统几何缩放路径下需要三年时间才能实现。SoC性能核心能效提高了41%，最大时钟频率提升了近13%。SRAM操作频率提升超过40%。

在典型处理核心上，双层折叠架构将时钟缓冲器数量减少了50%以上，布线长度减少约30%。而这一切都是在不依赖新光刻工艺步骤的情况下实现的，仅仅通过对逻辑分布在三维空间中的拓扑重组完成。

更值得关注的是，这套方法论展示出惊人的跨场景一致性：从功耗仅数瓦的智能手机SoC，到吉瓦级的AI训练集群，在两个跨度达十二个数量级的极端场景中，同一套时间缩微框架同时成立。这种前所未有的可扩展性，恰好回击了行业对架构创新路径能否适配所有场景的普遍质疑。

华为已经规划了未来十年的清晰路线图。今年秋季即将面世的麒麟2026芯片首次采用逻辑折叠技术，麒麟2027芯片已进入“硅后”状态，实现了实质性的芯片进展。预计到2031年，基于韬定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。

04

韬定律的时代坐标

不是颠覆而是重构

韬定律之所以引发广泛关注，不仅在于其技术突破，更在于它所处的时代坐标。

就在华为发布韬定律前不久，英伟达CEO黄仁勋多次公开宣称“摩尔定律已死”。他在2026年1月的播客访谈中直言：“摩尔定律的真正死亡不是晶体管不能再缩小，而是成本无法继续下降。晶圆变得更贵了，而不是更便宜了。”黄仁勋甚至声称，即使没有ChatGPT，英伟达依然会赢，“原因不在于AI，而在于摩尔定律的死亡”。

从时间点上看，华为韬定律的发布恰好处在行业对摩尔定律命运集体焦虑的节点。但韬定律的意义，并非简单地宣称“摩尔定律已死”，而是提供了一条不依赖极致制程微缩即可持续提升芯片性能的可量产路径。

这正是韬定律最核心的时代价值：在几何缩放红利见顶的今天，当全球都在寻找“摩尔定律之后怎么办”的答案时，华为给出了一套贯穿器件、电路、芯片到系统四个层级的完整方案。

业界此前已有异构计算、Chiplet、存算一体等多种“超越摩尔”的探索方向，但多数停留在局部优化层面，缺少一个可以统摄全栈的纲领性框架。韬定律首次建立了一个贯穿晶体管、电路、芯片、系统四个层级的统一优化目标，让工艺工程师、电路设计师、系统架构师和软件开发者可以在同一套语言体系中协同优化。

从这个意义上说，韬定律并非要颠覆摩尔定律，而是要重构后摩尔时代的竞争逻辑。它将几何缩放降格为众多τ缩减手段中的一种，而封装、存储带宽和互联设计获得了此前仅由先进逻辑节点独占的战略权重。