4天的活4分钟干完，英伟达、台积电都在用的PCB设计AI智能体来了

近日，Cadence Design Systems（以下简称“Cadence”）推出了一款 AI 智能体 AuraStack，用于 PCB（印刷电路板）和先进封装设计。Cadence 是全球主要的电子设计自动化软件供应商之一，芯片公司通常使用这类软件完成电路设计、验证和物理实现。

工程师可以用自然语言告诉 AuraStack 设计目标，AuraStack 再调用 Cadence 旗下不同的软件工具来规划和执行电路设计，包括布局和虚拟测试等工作。

Cadence 称，AuraStack 最高可以把产品上市时间缩短一半，并将单个任务效率提升 15 倍。该产品计划在 2026 年内陆续推出，预计到 9 月完成部署。

今年以来，Cadence 已经陆续推出多个面向芯片设计的 AI 智能体。ChipStack 负责更广泛的芯片设计任务，InnoStack 面向数字芯片实现与签收，ViraStack 则服务于模拟和定制芯片设计。加上面向封装和 PCB 的 AuraStack，Cadence 正在形成一套从芯片到整机系统的智能体产品组合。

AuraStack 瞄准的是电子产品开发中一个复杂、但自动化程度相对有限的环节。

在 PCB 和先进封装设计中，工程师不仅要安排元器件的位置和连接方式，还要同时考虑信号、供电、散热和机械结构等问题。这些工作通常由不同团队分别完成，但彼此又会相互影响。例如，为解决散热问题而移动芯片，可能导致线路重新布局，并产生新的信号或供电问题。如果问题在后期才被发现，设计就需要反复修改。

随着 Chiplet（芯粒）、高带宽存储器等技术的发展，芯片、封装和电路板之间的联系变得更加紧密。芯片功耗会影响封装散热，封装连接方式会影响信号传输，电路板供电则关系到整套系统的稳定性。分别优化各个环节，未必能得到最好的整机方案。

AuraStack 的一项重点能力，就是把电气、热和机械分析纳入同一个持续优化的流程。在设计发生变化后，系统可以同步检查信号完整性、供电、温度、机械应力、跌落和振动等指标，再根据分析结果继续调整方案，从而让工程师更早发现一个设计选择可能带来的连锁影响，减少后期的反复修改。

图 | AuraStack 工作流程（来源：Cadence）

简单来说，AuraStack 试图改变电子工程师使用设计软件的方式。过去，工程师需要分别操作多套工具，处理电路布局、供电、散热、机械结构和可制造性等问题。现在，工程师可以先告诉 AI 想要什么，再由 AI 安排工作步骤、操作专业软件并汇总结果。

AuraStack 被 Cadence 称为“超级智能体”。与普通聊天机器人不同，它不只回答问题，而是可以将一个工程目标拆解成多个步骤，再协调不同的专业智能体和软件工具执行任务。

例如，工程师可以提出这样的要求：在不降低主要性能的情况下，把一款产品的成本降低 20%，同时控制电路板面积和功耗。

AuraStack 需要先理解这一目标，然后检查现有设计，寻找可以替换或合并的元器件，评估不同方案对成本和性能的影响，再调用布局布线和仿真软件验证新方案。

例如，Cadence 在一次演示中展示了一位工程师要求 AuraStack 重新设计一款 5G 手机的电路板，以开发面向新市场的低成本版本。系统首先建议合并部分元器件，给出了一套预计可以节省 28% 成本的方案，随后又找到一款价格更低、同时能够与原有电路兼容的电源管理芯片。

该公司还公布了一些合作案例。汽车电子供应商 Forvia Hella 表示，一项涉及 300 个元件的布局任务过去最多需要 4 天，使用 AI 辅助布局后可以在 4 分钟左右完成。

图 | 布局实例（来源：Cadence）

台积电则表示，在双方此前开展的封装基板自动布线合作中，部分客户的生产率提高了 100 倍，结果质量接近人工布线。

英伟达也是 AuraStack 的早期合作方。Cadence 表示，结合英伟达加速计算平台后，部分多物理场计算性能最高可以提升 20 倍。

除此之外，Socionext 和施耐德电气等公司也参与了相关合作或早期应用。其中，Socionext 正在利用 Cadence 来加速半导体封装和 PCB 设计工作流程的自动化和优化；施耐德电气正与 Cadence 合作，运用 AI 驱动的设计自动化和工程专业知识，加速电子设计工作流程，并在工程团队中扩展机构知识。

据悉，AuraStack 允许客户选择不同的大语言模型，包括 OpenAI、谷歌和 Anthropic 的模型，也可以使用开源模型。Cadence 将根据 AI 计算消耗收费，客户同时仍需购买或使用其底层设计与分析软件。这意味着，大语言模型主要承担理解需求、制定计划和调用工具的工作，真正的电路设计、物理仿真和工程验证，仍然由 Cadence 的专业软件完成。

如果 Cadence 的多款智能体产品能够进一步打通，工程师未来可能不再需要逐一操作大量软件，而是先定义性能、功耗、成本和可靠性目标，再由智能体组织不同工具进行设计探索和验证。

1.https://www.forbes.com/sites/marcochiappetta/2026/07/15/cadence-expands-ai-agents-with-aurastack-for-pcb-and-advanced-chip-packaging/

2.https://www.reuters.com/business/cadence-rolls-out-ai-agent-speed-circuit-board-chip-packaging-design-2026-07-15/

3.https://www.cadence.com/en_US/home/tools/pcb-design-and-analysis/aurastack-ai-super-agent.html

运营/排版：何晨龙

注：封面/首图由 AI 辅助生成