混合键合，必经之路

鉴于芯片尺寸缩小带来的性能提升有限，芯片堆叠和连接方式已成为决定系统功耗、速度和散热结构的关键因素。特别是，人工智能智能手机和人工智能服务器中使用的半导体需要高带宽，因此迫切需要新的键合技术来取代现有的凸点连接方式，以应用于3D堆叠结构中。在这种结构中，芯片间距必须缩小到极短的距离才能提升性能。

此次变革的核心在于混合键合技术。这项技术正日益受到重视，被视为未来技术，它将定义下一代存储器、HBM 、NAND闪存（以下简称NAND）、3D堆叠DRAM和AI加速器的性能和结构。

无凸点芯片连接可实现高效率和高带宽

混合键合是一种新一代芯片连接技术，它同时键合介电材料和金属（铜）。“混合”一词体现了这两种键合机制的结合。其特点是摒弃了传统的凸点，直接采用铜对铜（Cu-Cu）键合来连接芯片。这项技术旨在通过减小芯片间距来提高连接密度，从而改善信号延迟和散热性能，进而提升芯片性能。

如图所示，焊球（solder bumps）间距约为100µm，而微球(microbumps )间距约为20µm。相比之下，铜-铜混合键合可将间距缩小至1µm以下。随着间距的减小，芯片间的距离也随之缩小，连接路径变得更加密集，这为需要高带宽的结构提供了显著优势。

混合键合技术于2010年首次实现商业化，当时索尼将其应用于其开发的CIS摄像头，该摄像头随后被用于苹果iPhone 4。2019年，长江存储（YMTC）在闪存制造中采用了混合键合技术，随后铠侠（Kioxia）于2023年推出了采用该技术的产品。据报道，SK海力士也计划在2026年前开发出超过400层的NAND闪存产品，并采用混合键合技术，目标是在2027年实现量产。在逻辑领域，AMD已在其3D V-Cache CPU产品线中引入了该技术。因此，混合键合技术已被广泛应用于包括逻辑、传感器和移动应用在内的各个领域，预计在不久的将来也会应用于HBM闪存。

混合键合技术大致可分为两类：晶圆对晶圆 (W2W:wafer-to-wafer)，即键合两片晶圆；以及芯片对晶圆 (D2W:die-to-wafer)，即键合一个芯片和一个晶圆。W2W 技术生产效率高，非常适合超细间距应用，因为整个晶圆可以一次性键合；然而，缺陷芯片会影响良率。另一方面，D2W 技术通过选择性地将已知良品芯片 (KGD:Known Good Dies) 键合到晶圆上，可以实现高良率并集成各种不同的芯片，但由于芯片需要逐个处理，因此其生产速度较慢。

W2W 方法已实现商业化，目前已应用于索尼相机图像传感器和闪存等产品中；而 D2W 方法则以 AMD 的 3D V-Cache 为代表。对于 HBM 而言，D2W 方法正在被采用，并正朝着商业化方向发展。

由于混合键合技术具有诸多优势，HBM行业正密切关注该技术。这些优势包括：更高的连接密度；更佳的性能；更低的功耗；更低的散热量和更高的传热效率；更低的高度；以及▲对3D封装的支持。

首先，应用这项技术缩小了芯片间的接触间距（间距），显著提高了连接密度，并增加了数据输入/输出 (I/O) 路径的数量。由于信号传输距离最短，信号延迟和损耗得以最小化，从而提升了系统性能并降低了功耗。此外，消除凸点和底部填充层降低了芯片高度和热阻。这些改进为超越 2.5D 架构（其中存储器和逻辑芯片连接在中间层*上）迈向全 3D HBM 封装奠定了基础。同时，通过混合键合技术，无需硅通孔 (TSV * )即可实现芯片间的直接连接，从而实现一种全新的 3D HBM 封装形式。目前，对这种方法的研究正在进行中。

混合键合：与HBM一起

与传统的TCB 技术相比，混合键合技术可显著提升性能。速度提升约11.9倍，散热性能提升超过100倍，集成密度提升15倍。因此，混合键合技术正被广泛应用于大多数高性能芯片封装的制造中。正如过去引线键合被倒装芯片键合所取代一样，未来TCB预计也将逐渐被混合键合技术所取代。

这些变化在人工智能 (AI) 领域尤为明显，因为该领域对速度的要求更高。混合键合技术已应用于英特尔的 AI 服务器 CPU Clearwater Forest、AMD 的 V-Cache CPU 和 MI300 GPU 以及苹果的 M5 芯片。最近，采用混合键合技术的共封装光器件 (CPO) 技术也被应用于 AI 数据中心的超高速通信网络交换机中，英伟达和博通的产品便是例证。这项技术不仅将应用于下一代 HBM，还将应用于 DDR6+、Micro LED 显示屏、背面 PDN 和 HBF 。因此，混合键合有望发展成为一项基础技术，在整个封装领域实现前端工艺中的晶圆间连接。

在众多应用领域中，HBM是最有前景的。目前的TCB方法容易因热膨胀系数（CTE）差异而产生变形和应力，因此不适用于间距约为7µm或更小的层数。此外，当堆叠16至20层时，散热也成为另一个主要挑战，因为热量积累会加剧。

在基于TCB的工艺中，MR-MUF（整体回流焊-模塑底部填充）工艺针对生产效率和散热进行了优化，但仍存在局限性。该工艺首先使用微凸点连接DRAM芯片并进行堆叠，然后注入液态底部填充材料一次性填充所有间隙并进行固化。相比之下，混合键合工艺直接在TSV内部将铜与铜连接，无需使用微凸点，从而省去了占用物理空间的底部填充材料。这不仅最大限度地减小了上下DRAM层之间的间距，还消除了微凸点相关的电阻，从而实现了更快的信号传输和更高效的散热管理。

从HBM4开始，I/O数量预计将从HBM3E的1024个翻倍至2048个，同时堆叠层数预计将增加到16层至20层或更多。在这种情况下，传统的TCB（使用环氧树脂作为层间底部填充物）由于其散热能力有限，与直接连接铜与铜的混合键合相比，将变得不切实际。

此外，从HBM4开始，封装规格高度从目前的720µm增加到775µm。虽然现有的封装方法对于HBM4及以下型号仍然适用，但从HBM4E开始，随着最小化DRAM间距和改善散热变得越来越重要，结构上的限制可能会显现出来。因此，下一代HBM5预计将采用混合键合等新的封装工艺。

混合键合技术助力人工智能发展

采用混合键合技术的产品有望在人工智能技术及更广泛的人工智能产业发展中发挥关键作用。

目前，人工智能领域需要三大能力：更高的速度、更高的集成密度和更小的尺寸。通过实现这些能力来降低能耗是关键，而混合键合技术正是实现这一目标的一种极具前景的技术。如前所述，将混合键合技术应用于高性能GPU产品，与传统方法相比，可将计算速度提升11.9倍。应用于HBM产品时，其散热性能可提升100倍以上，集成密度可提升15倍以上。人工智能内存领域，包括HBM，对混合键合技术的期望尤为强烈。

然而，掌握这项技术并不一定意味着会立即得到应用。HBM 的普及应用预计将受到多种因素的影响，包括其制造成本比倒装芯片封装高出两到三倍、工艺技术的成熟度以及设备研发的速度。

在这种情况下，存储器行业可能会在最大限度地利用TCB技术的同时，逐步过渡到混合键合技术。目前，一种无助焊剂（fluxless）的TCB工艺正在被采用，预计未来还将尝试使用基于TCB的工艺直接连接铜和铜。当没有其他可行的替代方案时，行业将转向混合键合。因此，技术极限的到来必然会加速向混合键合的过渡。在HBM领域，混合键合技术的全面应用最有可能出现在HBM4E或HBM5中，预计这些器件的堆叠高度将超过20层。

由于诸多实际限制，混合键合技术在HBM中的应用时机仍不明朗。然而，显而易见的是，这项技术是推动人工智能发展并克服传统技术物理局限性的最可行方案。因此，混合键合有望成为整个半导体封装行业的主流平台，并最终成为未来半导体架构的新标准。

（来源：SK海力士）

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4509内容，欢迎关注。

加星标⭐️第一时间看推送

求推荐