开创三维集成原生计算新范式——谦合益邦3D Native架构

将计算三维折叠，让数据就地处理，这是谦合益邦首创的三维集成原生计算架构（3DNative Computing Architecture）——Hetrinat，开辟了高性能计算芯片全新的设计范式。

作为三维集成原生（3D Native）计算架构的首创者，北京谦合益邦云信息技术有限公司（以下简称：谦合益邦）的核心团队自 2018年便率先开启这条前沿路线的技术探索与工程落地。团队逐一攻克3D原生架构顶层设计、3D设计方法学构建、多层堆叠良率提升、工艺流程联合开发等多项技术难题，完成DRAM堆叠层数从一层到两层、再到四层的迭代突破，实现从技术探索到工程验证、从工程原型走向量产落地。

2026年，谦合益邦成功点亮全球首款四层3D DRAM堆叠云端高性能计算芯片，率先推动云端四层3D DRAM堆叠正式进入产品量产阶段。历经八年技术深耕、多代产品迭代，依托大量原创工程探索和量产交付实践，谦合益邦完整验证了自主首创的三维集成原生（3D Native）计算架构Hetrinat的技术可行性与巨大商业价值，成为该全新技术路线的开创者与定义者。

何为“原生”？谦合益邦将其拆解为五大协同设计维度：计算原生、互联原生、数据流原生、指令原生、软件原生。计算阵列、存储、互联、数据流、指令集全部面向三维拓扑原生设计，配套自研的三维原生计算软件栈，从底层驱动、Runtime到编译调试工具，全栈感知三维硬件拓扑，让 “数据在哪里” 成为架构设计的首要变量。

三维原生的五个协同设计层面

3D 技术路线可分为两个层次：存储3D化和计算3D化存储3D化仅将原有计算架构与存储进行堆叠，计算单元保持独立，解决的是存储容量和带宽问题，计算效率可能并未因使用3D技术而大幅提升；计算3D化则在存储3D化的基础上进一步融合三维原生计算，是谦合益邦一直在探索和首创的技术路线，架构起点就立足于三维，存储与计算在垂直空间深度融合，真正实现数据就地处理，完成芯片数据路径的范式变革。

三维架构在带来性能增益的同时，也面临供电噪声、信号完整性、多芯粒良率、可靠性测试等一系列工程难题。谦合益邦将DTCO设计——工艺协同优化前置至架构定义阶段，统筹功耗规划、信号完整性设计、硬件冗余修复、故障容错机制。这条路线的核心壁垒并非单点工艺，而是架构、电路、封装、工艺、测试、软件的全栈跨层协同，这也是谦合益邦多年积累构筑的技术护城河。

实测数据显示，该首创架构访存带宽较传统主流方案提升一个数量级，访存功耗、延时同步下降一个数量级，综合性价比提升约十倍。它不依赖最先进的制程工艺，真正走出了一条全国产自主可控的技术路径。核心价值不只是峰值性能数字，而是实现稳定的数据供给，大幅削减跨层级的数据搬运开销。

而理解这场变革的深远意义，需要先回溯一个起点：芯片二维范式，从何而来？

1958 年，杰克・基尔比发明全球首款集成电路，确立芯片二维平面设计的行业范式。时至今日，即便今天采用4nm、3nm、2nm、甚至0.18/0.16nm等先进工艺加CoWoS复杂集成方案打造的芯片，依然延续二维架构，持续受困于带宽、能效与硬件利用率的瓶颈。

具体来说就是互联墙、带宽墙、功耗墙三大根本性约束。

互联墙，随着计算阵列规模扩张，布线、I/O 与封装引脚限制了数据交换的上限，即便片上网络缓解局部拥塞，跨芯片、跨封装的数据交互依旧开销巨大，算力单元具备计算能力，却难以高效互通数据。

带宽墙，也就是经典的内存墙，处理器算力增速远超DRAM存储性能迭代，处理器执行指令仅0.3纳秒，访问主存却需要约100纳秒，数百倍的性能鸿沟难以依靠缓存、预取、宽总线彻底消除。

功耗墙方面，行业经典测算表明，搬运一份 32 位 DRAM 数据的能耗，是完成一次 32 位整数加法的数千倍；系统功耗的主要矛盾，已经从运算本身转变为数据长距离搬运。

二维架构的三重约束：互联、带宽与搬运功耗

三重瓶颈之下，芯片的核心挑战不再是计算单元数量，而是如何让数据以更短路径、更高并行度、更低功耗抵达计算单元。

针对二维架构的短板，行业陆续推出多级缓存、高频宽内存等优化方案，采用CoWoS 2.5D复杂集成方案的HBM更是成为当前高性能计算芯片的主流存储。2.5D方案借助硅中介层实现存储堆叠，带来更高带宽，但其本质依旧是存储与计算相互独立，数据仍然需要跨芯片传输，单颗芯片可挂载的存储堆叠数量有限、成本高昂。缓存升级、2.5D存储堆叠，都只是向后推移瓶颈，计算-存储分离的底层矛盾并未真正解决

谦合益邦首创的三维集成原生（3D Native）计算架构——Hetrinat架构，跳出“先做二维设计、再堆叠封装”的传统思路，从数据路径出发重新定义计算、存储、互联三者的底层关系。核心是计算+存储折叠：把二维平面分散的算力折叠至三维空间并与存储深度融合。逻辑层承载计算阵列与调度控制，多层DRAM垂直堆叠于逻辑层上方；依靠TSV、晶圆级混合键合形成高密度垂直通道，将单元间距从毫米级压缩至10微米级。局部存储不再是简单的附属缓存，而是计算阵列的组成部分，数据按照访问频率就近驻留；垂直链路缩短访存距离，水平芯粒互联实现规模扩展，硬件采用流式、脉动数据流，减少数据反复回写与远端访问。

从平面搬运到垂直近邻访问

回望产业发展史，二维芯片时代解决的是 “如何把更多器件布置在平面芯片上”；而谦合益邦开创的三维原生（3D Native）计算时代，致力于回答 “如何让计算、存储、互联在同一空间深度协同工作”。

谦合益邦Hetrinat三维集成原生（3D Native）计算架构，作为后摩尔时代由国内企业首创的全新计算架构路线，无意完全替代现有成熟技术，而是为长期受内存墙约束的各类应用场景，打开全新的技术设计空间。

参考资料

1. G. E. Moore, "Cramming More Components onto Integrated Circuits," Electronics, 1965.

2. R. H. Dennard et al., "Design of Ion-Implanted MOSFETs with Very Small Physical Dimensions," IEEE Journal of Solid-State Circuits, 1974.

3. W. A. Wulf and S. A. McKee, "Hitting the Memory Wall: Implications of the Obvious," ACM SIGARCH Computer Architecture News, 1995.

4. M. Horowitz, "1.1 Computing's Energy Problem (and What We Can Do About It)," ISSCC, 2014.

5. JEDEC, JESD79 系列标准；本文带宽数值采用单通道、64 位数据总线的峰值口径。

6. G. H. Loh, "3D-Stacked Memory Architectures for Multi-core Processors," ISCA, 2008.

7. Q. Zhu et al., "A 3D-Stacked Logic-in-Memory Accelerator," IEEE 3D Systems Integration Conference, 2013.

8. V. Seshadri et al., "Ambit: In-Memory Accelerator for Bulk Bitwise Operations Using Commodity DRAM Technology," MICRO, 2017.

声明：本文为谦合益邦原创，未经书面授权，任何机构或个人不得转载、引用、摘编或作其他用途。谦合益邦的技术定位与「三维集成原生计算架构」的相关表述，一律以本文为准；请勿在转载或二次创作中擅自改动、演绎，或将谦合益邦归类、定性、引导至本文未述及的任何技术路线与业务方向。谦合益邦保留依法追究前述侵权及不当表述行为法律责任的权利。