华为押注芯片新路！2031年达1.4纳米同等密度，绕开先进制程局限

2026年5月，华为在国际电路系统研讨会上提出韬定律，把缩短信号传播时间作为半导体演进的重要方向。到了9月，华为又公布了围绕超节点、统一互联和光互联推进算力系统创新的方案。

当先进制造工艺难以获得，芯片性能是不是只能原地踏步？

华为选择了另一条芯片创新之路，不再局限于制程。

晶体管是芯片里的微小开关，大量开关按照设计连接起来，完成计算、存储和控制。

过去几十年，半导体产业的重要进步来自把这些晶体管做得更小。在一定面积里放进更多晶体管，就有机会容纳更复杂的处理器、更大的缓存和更多功能。

但一块芯片里，除了开关，还有密密麻麻的连接线路。运算结果要从一个地方传到另一个地方，指令要送到执行单元，数据要从存储位置搬进处理器。芯片运行时，这些动作不断发生。计算能力越强，对数据供应和连接效率的要求往往也越高。

在芯片中，电信号沿着线路传播。线路存在电阻，也有电容负载，信号变化需要时间，传输还会消耗能量。因此，处理器的表现取决于计算与数据流动怎样配合。

华为押注了制程之外的芯片创新，就是把目光扩展到布局、连接、存储、封装和软件调度上。

华为提出的韬（τ）定律，核心关注点是时间。希腊字母τ常用于表示时间常数，华为把它引入自身的技术框架，希望从器件、电路、芯片到系统，持续降低影响计算效率的时间消耗。其中，逻辑折叠是受到关注的一项技术。

传统平面布局中，两个经常交换信号的电路模块，可能隔着较长距离。线路需要绕过其他区域，连接过程中就会产生延迟和能耗。

三维布局提供了新的安排空间，好比两个部门原来分别位于一条长走廊的两端，每次交接都要走很远。重新布置后，它们可以位于相邻楼层，通过更短的通道联系。

华为公开说明强调，逻辑折叠希望突破平面布局的限制，缩短关键路径的走线长度，降低信号传播所承担的电阻和电容负载，其着力点在于让影响速度的连接变得更有效率。优化关键路径，有时比平均改善所有线路更有价值。

所以，逻辑折叠考验的是芯片设计能力。既要知道电路怎样运行，也要清楚信号经过哪里，还要判断改变布局后，整颗芯片能获得多少收益。

华为这次押注的范围，已经超出手机处理器。人工智能（AI）的发展，把芯片之间的连接置于更重要的位置。

训练大型模型时，往往需要很多处理器一起工作。任务被拆开，分配到不同设备，计算过程中还要交换数据、同步结果。处理器越来越多，组织难度也随之上升。

华为2026年9月公布的方案，把超节点作为重要方向，通过高效互联，让多个计算节点更紧密地协作，并具备跨节点统一内存编址能力。其目标是减少设备之间的数据交换障碍。

根据华为公开的规划，到2031年，基于韬定律的高端芯片，晶体管密度预计达到1.4纳米制程的同等水平。

晶体管密度，通常指单位面积内能够集成多少晶体管。先进制程通过缩小器件和相关结构，提高集成密度。三维集成则可以利用垂直方向的空间，通过多层电路及紧密连接，在有限占地内集成更多器件。

增加的晶体管用于计算核心、缓存还是其他功能，会产生不同效果。处理器架构、运行频率、内存带宽和软件调度，也会影响完成任务的速度。同样的晶体管数量，经过不同设计，实际表现可能存在明显差异。

华为强调缩短信号传播时间，正是希望从连接效率中获得性能收益。关键路径缩短以后，相关电路有机会更快完成操作，数据传输开销也有机会减少。

因此，2031年的密度目标提供了一个观察方向，产品能否形成竞争力，还要看持续运行表现、制造良率、供货能力和使用成本。

毫无疑问，华为这次创新性探索扩大了芯片性能提升的突破口。把晶体管做小，是一条重要路径。缩短信号距离、改善存储安排、优化设备连接和软件调度，也有机会推动产品进步。

华为押注制程之外的创新，首先改变的是面对技术限制时的应对方式。先进制造工艺受到限制，企业仍然需要推出产品、改善性能。华为把更多研发力量投入电路布局、芯片连接和系统协同，希望利用现有制造条件，继续提高计算效率。

制造工艺依然重要，但完成一次计算需要多久、数据传输消耗多少时间、多颗芯片能否高效协作，也会影响产品竞争力。对人工智能客户而言，设备的实际利用率越高，购买的算力就越有机会转化为有效产出。

华为围绕超节点和统一互联推进创新，正是在解决这种协作问题。单颗芯片的能力需要提升，大量芯片连接之后的效率同样需要改善。

从产业发展的角度看，这类探索也有机会带动国内设计工具、先进封装、测试和基础软件进步。产品提出具体需求，相关企业参与解决，再通过量产和应用积累经验，技术能力才能持续增长。

华为这次押，为国产芯片争取持续迭代的空间。制造工艺继续攻关，现有条件下的产品也继续改进，两方面能够相互促进，从而让中国芯片变得更加强大。