北京
【CNMO科技消息】IBM在下一代芯片制造技术上的推进有了新进展。这家计算领域的巨头于今年6月发布了0.7纳米的"Nanostack"制造技术，按照最新安排，将在2027年第一季度开始向有兴趣的一方提供该技术的工艺设计套件（PDK）。这一步的意义在于，让芯片厂商在技术大规模落地之前，先熟悉这套工艺的能力边界。
半导体设计
从技术脉络看，0.7纳米并非另起一条路线，而是现有制造技术的延伸。目前量产中最先进的节点是2纳米，在它之后，英特尔、台积电等厂商计划推进到18A、A16、A14等节点。这些节点在命名上都以埃为单位，1纳米等于10埃。照此换算，IBM的0.7纳米即7埃，其目标是在晶体管密度、性能、功耗以及SRAM微缩几个方面都带来明显提升。
PDK本身是芯片设计者进入新工艺的第一道门。它让英伟达、AMD这类芯片厂商可以着手设计产品，套件中包含设计规则手册、设计规则检查，以及通过楷登电子（Cadence）与新思科技（Synopsys）等公司的电子设计自动化（EDA）工具生成版图所需的脚本。IBM表示，这批套件将于2027年第一季度提供，供芯片设计者评估其面向7埃芯片的nanostack技术。
Nanostack的核心做法，是把晶体管垂直堆叠起来再进行交错排布，目标是进一步优化n型与p型晶体管。在半导体制造中，n型（下拉网络NMOS）晶体管通过向硅中掺杂特定元素，获得可供导电的自由电子；p型（上拉网络PMOS）晶体管则依赖电子空位，两者配合，才能确保空闲状态的芯片不携带静电荷。IBM称，通过纳米堆叠，这两类晶体管可以顺序堆叠，不仅节省空间，也留出了更多优化余地。由于制备n型与p型晶体管需要掺杂不同元素，把它们分离排布，还为尝试新材料创造了条件。
真正让这套工艺备受关注的是存储在微缩上的潜力。7埃技术承诺SRAM可微缩40%。逻辑芯片方面，2纳米等技术目前仍能通过缩小晶体管尺寸换取功耗和性能收益；但对SRAM而言，栅极长度一旦小于3纳米，就会出现电流泄漏、功率损耗以及信号传输方面的问题。原因在于，SRAM模块内部电路尺寸精细，掺杂剂层面的微观差异与线宽粗糙度都会对性能产生明显影响。结果是，包括GPU在内的逻辑芯片随着节点推进不断缩小，SRAM的尺寸却长期停滞。
这一矛盾在AI芯片上尤其突出。现代AI芯片需要SRAM充当片上缓存，而面积难以压缩的SRAM，往往占据相当大一块裸片面积。据估算，SRAM约占英伟达Hopper H100 AI芯片裸片面积的10%；若把流式多处理器（SM）核心中的L1缓存计入，比例会上升到12%至15%，已经可以与高带宽内存（HBM）所占的面积相提并论。在这一背景下，IBM开放设计套件的动作，指向的正是AI芯片面积与功耗长期受限的薄弱环节。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
