长鑫存储刚突破，美光宣布放弃4F² DRAM架构！

随着AI数据中心对DRAM容量和带宽的需求持续攀升，存储芯片厂商正在加速探索下一代DRAM的微缩路径。然而，在长鑫存储刚刚宣布4F²架构突破、产品预计年底亮相之际，美国存储芯片巨头美光科技却作出了不同选择：不再推进4F²架构的商业化路线，转而延续现有6F²架构的演进，并将晶圆键合和3D DRAM列为未来的重要技术方向。

当地时间10月21日，美光举行技术路线图网络研讨会，公布未来多代DRAM、HBM和NAND技术的发展规划。美光总裁兼首席技术与产品官斯科特·德博尔（Scott DeBoer）在会上表示，公司过去20年一直在研究4F² DRAM，也曾制造原型产品进行比较，但由于该路线面临复杂度、成本及进一步微缩的限制，美光最终选择不予推进。

Scott DeBoer还指出，4F²架构相较传统6F²架构的密度优势存在被高估的情况，DRAM的位密度在很大程度上取决于存储电容的间距和尺寸，而非单纯取决于晶体管单元采用4F²还是6F²布局。

这意味着，美光并非简单地放弃DRAM微缩，而是正在重新评估先进DRAM的技术演进路径：与其投入更多资源攻克4F²架构的制造难题，不如继续推进现有架构的制程微缩，并在适当时机通过晶圆键合和三维集成突破平面DRAM的物理限制。

一、4F²为何曾被视为下一代DRAM的重要方向？

传统DRAM存储单元通常由一个晶体管和一个电容器构成，即常说的1T1C结构。随着制程不断微缩，存储单元的面积持续缩小，但晶体管之间的电气干扰、漏电流控制、制造工艺复杂度，以及电容器维持足够电荷存储能力的要求，都使进一步微缩越来越困难。

在传统6F²布局中，单个存储单元的理论占地面积为6F²；而4F²架构则试图将这一面积缩减至4F²。其中，F通常代表与单元布局相关的最小特征尺寸。

从理论上看，4F²相较6F²可将单元占地面积减少约三分之一。在其他条件相同的情况下，这意味着单位面积可以容纳更多存储单元，从而提升DRAM芯片的存储密度。

为实现这种更紧凑的布局，4F² DRAM通常需要采用垂直沟道晶体管等结构创新，重新安排存储单元中晶体管及互连的布局。三星电子和SK海力士均已公开推进相关技术研究，希望借此延续10纳米级DRAM的微缩进程。

中国DRAM芯片大厂长鑫存储（CXMT）近日也宣布，其4F²技术取得进展，并计划在2026年底前推出采用该架构的服务器DDR5 RDIMM产品。长鑫存储正尝试通过垂直环绕栅极晶体管等技术解决漏电流问题，以推动4F²架构走向产品化。

不过，理论上的单元面积优势并不意味着实际芯片密度、性能和成本一定同步改善。4F²架构需要解决晶体管控制、位线耦合噪声、工艺整合及良率等多重挑战。尤其是在先进制程下，任何新增的工艺步骤和制造难度，都可能影响最终的成本竞争力。

因此，4F²能否成为下一代DRAM的主流架构，最终仍要由实际制造表现和商业经济性决定。

二、美光为何认为4F²的密度优势被高估？

在10月21日的技术路线图研讨会上，Scott DeBoer给出了美光不推进4F²架构的核心理由。

他表示，美光过去20年一直在研究4F² DRAM，也曾开发原型产品进行比较，但最终没有选择这条路线，主要原因是其复杂度和成本更高，同时进一步微缩的可行性存在限制。

Scott DeBoer特别强调，决定DRAM位密度的关键因素之一，是存储电容的间距、尺寸和几何结构，而不是晶体管单元究竟采用4F²还是6F²布局。

换而言之，即使将存储单元的晶体管布局从6F²改为4F²，如果电容器的尺寸和间距仍然受到相同约束，整体存储密度也未必能够获得与理论面积缩减相对应的提升。

他认为，在某些较早的制程节点上，4F²架构确实可以带来一定优势，但其成本和复杂度也更高；当进一步推进到先进制程时，4F²架构会面临更加根本的微缩障碍。

当然，这并不意味着4F²在任何条件下都没有价值，而是说明其优势取决于具体制程节点、器件结构、存储电容设计以及制造工艺的整体配合。

对于美光而言，如果4F²架构无法在先进制程下带来足够的实际密度提升，却需要付出更高的制造成本和工艺复杂度，那么继续投入资源推进这一架构，就未必是最优的技术选择。

需要指出的是，美光的判断属于其自身的技术评估，并不意味着三星、SK海力士或长鑫存储的4F²路线没有优势。不同厂商在晶体管结构、工艺整合、材料和制造能力方面存在差异，最终结果仍需由产品及量产数据验证。

三、跳过4F²之后，美光将如何推进DRAM微缩？

美光的技术路线并不是停止平面DRAM的演进，而是继续推进现有架构的制程微缩，并结合晶圆键合等技术提高集成度。

根据10月21日公布的路线图，美光下一阶段的DRAM技术发展主要包括三个层次：继续推进下一代制程节点、将晶圆键合引入后续DRAM节点、优化外围电路，以及探索3D DRAM。

1. 2027年下半年推进1δ DRAM

美光计划在2027年下半年开始爬坡新一代1δ（1-delta）DRAM制程（第七代 10nm 级工艺节点），初期生产地点为美国爱达荷州博伊西。

Scott DeBoer表示，这是美光连续第五代保持行业领先地位的DRAM制程节点，是“全球最先进的DRAM制程”。该节点同时采用了埃米级工艺控制、先进HKMG（高K金属栅极）CMOS技术以及新材料，以实现更优的功耗、性能与成本组合。预计相比早期的1y节点可实现约20%至30%的位密度提升，从而优化了成本。

在应用与产品赋能方面，1δ工艺是美光面向AI时代的重要底层基座。它将通过先进的TSV（硅通孔）技术和热感知设计，直接支持下一代HBM5（第五代高带宽内存），以及针对AI推理场景的新型vHBM（垂直HBM）和vEIM（垂直边缘推理内存）等差异化产品的制造。此外，该节点还将赋能下一代LPDDR移动内存、DDR以及专为AI高负载工作设计的高密度图形与内存模组，全面覆盖从数据中心到边缘AI的算力需求。

这表明，美光仍然希望通过传统DRAM制程演进，在未来数年内持续改善存储密度和产品性能，而不是立即将重心转向完全不同的存储单元架构。

2. 通过晶圆键合延续后续DRAM节点

在1δ之后，美光还在推进采用晶圆键合技术的后续DRAM节点1ε（1-epsilon）。

晶圆键合可以将不同晶圆或芯片层进行连接，为器件结构优化、外围电路布局和三维集成提供更多设计空间。其价值不只是缩小单个晶体管，还包括重新安排存储阵列和外围电路之间的关系。

不过，晶圆键合本身也会带来新的工艺挑战，包括键合界面质量、对准精度、热预算、互连可靠性和制造成本等。能否将其优势转化为量产收益，仍取决于具体设计和工艺整合。

美光将晶圆键合引入后续DRAM节点，反映出其希望在延续现有存储单元架构的同时，通过器件和制造工艺的重新组合，寻找新的密度提升空间。

3、2030年外围逻辑电路性能提升10倍

美光还公布了针对DRAM外围电路（CMOS逻辑层）的截至2030年的技术演进路线图，预计到2030年其DRAM的外围CMOS逻辑电路性能将实现超过10倍（>10x）的跨越式提升。

美光的CMOS工艺将从2020年的基线多晶硅（Poly SiON）起步，依次经历三代HKMG（高K金属栅极）技术的优化，最终在2030年前后跃升至第一代和第二代3D CMOS结构。图中紫色的性能增长曲线直观地反映了这一指数级上升趋势，而上方的晶体管截面示意图则展示了芯片结构如何从传统的平面形态，逐步演变为更复杂、集成度更高的3D立体架构。

美光强调，这项底层CMOS技术的加速演进是实现“未来差异化产品需求”的关键。它是美光维持AI内存领导地位的基石，通过提供多节点的功耗与性能优势，满足未来AI算力对极致内存带宽的庞大需求。这表明，美光正试图通过将DRAM的逻辑层设计推向类似先进逻辑代工厂的3D芯片级别，来打破传统内存的性能瓶颈，为下一代AI硬件奠定底层基础。

4、3D DRAM成为美光的长期备选路线

除了制程微缩、晶圆键合、优化外围电路，美光还将3D DRAM列入未来技术路线图。

根据Scott DeBoer在研讨会上的介绍，3D DRAM被安排在1ζ（1-zeta）和1η（1-eta）节点之间的技术规划中。不过，他特别强调，3D DRAM实际上是一条并行研发路线，而不是已经确定要在某个节点立即取代传统DRAM的既定计划。

美光将根据技术成熟度、产品需求、成本和器件性能等因素，决定何时将3D DRAM真正引入商业产品。

3D DRAM的基本思路，是通过垂直方向的结构集成，突破传统平面存储阵列在面积、互连和器件布局方面的限制。与单纯缩小平面存储单元不同，三维集成有机会在垂直方向增加存储单元或优化外围电路布局。

但3D DRAM并不是简单地把现有DRAM芯片堆叠起来。DRAM还需要满足电容存储、刷新、读写速度、信号完整性和散热等要求，三维结构会进一步增加工艺整合的复杂度。

因此，3D DRAM虽然被视为突破平面微缩限制的重要方向，但其量产时间、具体结构和成本优势仍存在不确定性。

美光目前没有给出3D DRAM明确的商业化时间表，而是将其作为一条与传统DRAM制程微缩并行推进的技术路线。这也意味着，在未来若干年内，美光仍将依靠现有DRAM架构及其持续演进来满足市场需求。

四、探索垂直HBM

在此次技术路线图研讨会上，美光还介绍了垂直HBM（Vertical HBM）等新型存储产品方向。

与传统HBM主要通过堆叠DRAM裸片、再与处理器或加速器进行封装集成不同，垂直HBM的设想是将存储能力直接集成在处理器之上，以缩短数据传输路径、提高带宽，并与处理器进行更深层次的协同设计。

这一方向与3D DRAM存在联系，但两者并不是同一种技术。

3D DRAM重点关注DRAM存储阵列本身如何通过三维结构突破传统平面微缩的限制；垂直HBM则侧重于如何将高带宽存储与处理器进行更紧密的三维集成，优化整个计算系统的数据传输能力。

对于AI加速器而言，存储带宽、容量和能效已成为影响系统性能的重要因素。随着模型规模扩大、推理任务增加，传统封装结构中的互连距离、封装面积和功耗限制也日益突出。

美光探索垂直HBM，说明其技术战略不再局限于提高DRAM单元密度，而是希望从存储器件、封装集成到计算系统协同设计等多个层面，提升存储产品的竞争力。

不过，垂直HBM的具体量产时间、最终产品结构和性能优势，仍需后续产品信息进一步验证。

五、长鑫存储推进4F²，三星和SK海力士如何应对？

美光不同的DRAM架构技术选择，也使DRAM行业未来的竞争路线更加多元化。

三星电子和SK海力士已经公开研究4F²相关架构，希望通过垂直沟道晶体管等技术，延续先进DRAM的微缩进程。美光则认为，4F²的潜在密度收益不足以抵消其在先进制程中的复杂度和成本，因此选择不再推进这一商业化路线。

与此同时，中国长鑫存储也在积极推进4F²技术，并计划在2026年底前推出采用该架构的服务器DDR5 RDIMM产品。

但需要注意，发布产品计划、完成原型验证、实现稳定量产是三个不同阶段。长鑫存储能否按期推出产品，以及其良率、容量、速度、可靠性和单位成本能否达到市场要求，目前仍需要更多实际数据验证。

同样，三星和SK海力士的4F²路线能否取得预期收益，也不能仅凭架构名称或研发进度判断。

从产业竞争的角度看，4F²不应被简单理解为一条必然胜出的技术路线。真正决定竞争力的，是存储密度、性能、功耗、良率、资本投入和量产速度之间的综合平衡。

如果4F²能够在先进制程中实现更高的实际密度，同时控制工艺复杂度，那么它仍有商业化价值；如果其优势无法覆盖额外的制造成本，那么其他路线就可能获得更好的经济性。

小结：

美光放弃4F² DRAM商业化路线，反映出先进存储技术竞争正在发生变化。

过去，DRAM产业主要依靠制程微缩和存储单元面积缩减来提高密度。但随着物理限制逐渐显现，单纯缩小晶体管并不能保证整体存储密度持续提升，存储电容、外围电路、互连结构和制造成本都开始成为更重要的制约因素。

美光的选择，是继续推进传统DRAM制程演进，同时探索晶圆键合、3D DRAM和垂直HBM等技术，希望从器件结构、制造工艺和系统集成等不同层面寻找突破。

这并不意味着4F²路线已经被证明不可行，也不意味着3D DRAM一定能够更早实现量产。未来DRAM产业的竞争，仍将取决于不同技术路线在真实产品中的密度、性能、良率和成本表现。

对三星、SK海力士、美光和长鑫存储而言，真正的挑战不是谁率先采用某一种新的技术架构，而是能否将技术方案转化为可规模化制造、具有竞争力且能够持续迭代的产品。

随着AI基础设施对高带宽、大容量存储的需求不断增长，DRAM技术竞争也正在从单一的存储单元微缩，走向制程、器件、三维集成和系统协同设计的综合较量。

编辑：芯智讯-浪客剑