何庭波、梁文锋，给出了同一种答案

历史从不因某个定律被“提出”而改变，历史只因某个定律被“验证”而改变。

作者 | 彻诺

来源 | 盒饭财经（ID：daxiongfan）

头图及封面来源 | 网络及AI制作

又一个极限微操。

如同DeepSeek用算法榨干GPU一样，华为也打算在半导体领域做同样一件事。

5月25日，由电气电子工程师学会（IEEE）举办的国际电路系统研讨会ISCAS 2026在上海举行。会上，华为公司董事、半导体业务部总裁何庭波在题为《半导体新路径探索与实践》的主旨演讲中，正式发表了“韬（τ）定律”。

何庭波，来源：人民日报

同日09:56，一篇名为《A Time Scaling Theory for Multi-Layer Electronic Systems》上线中国科学院科技论文预发布平台（ChinaXiv）。论文共16页，编号为 ChinaXiv:202605.00224v1，作者Tingbo He（何庭波），作者单位为华为。

链接为，可自行查阅：

https://chinaxiv.org/abs/202605.00224

来源： ChinaXiv 平台截图

对于摩尔定律撞物理墙这一现状，何庭波直接写到：“该行业的核心问题发生了变化。它不再是‘晶体管还能再缩小多少？’而是‘应该缩小到什么程度，以及以什么目标？’”

换个什么目标？从缩小空间，转向压缩时间。

熟悉吗？

DeepSeek在开发V3模型时，同样面对算力受限的困境。其技术报告披露，V3完整训练只需278.8万H800 GPU小时，按每GPU小时2美元计算，总训练成本仅为557万美元。同期业内估算GPT-4o的训练成本约为1亿美元。也就是说，DeepSeek用了不到二十分之一的成本。

怎么做到的？不是堆更多GPU，而是从两个方向同时动手：在模型架构层，用MoE架构让每次计算只激活必要的参数；在底层硬件控制层，绕过CUDA的高级API，直接编写PTX汇编语言，对GPU的寄存器分配和线程调度进行精细化控制。

华为也好，DeepSeek也好，两家不同领域的公司，给出了相似的答案：回到商业现实，不再堆料，向架构要效率。

从“空间”向“时间”，从“供给”视角到“需求”视角

进入“后摩尔定律时代”，早已是业内共识。

近半个世纪的半导体产业，就是一部关于“如何把空间压榨到极致”的微雕史。

1965年，英特尔联合创始人戈登·摩尔在《Electronics》杂志上，发表了一篇短文，由此几何微缩就成了整个产业的节拍器：每18到24个月，晶体管密度翻一番，性能涨一倍。十年后的1974年，IBM研究员罗伯特·登纳德发表了缩放理论，为这个节拍器提供了物理学支撑：只要电压和尺寸等比例缩小，功耗密度就能保持恒定。

这对“双螺旋”驱动了将该行业近五十年的增长。于是，过去半个多世纪，半导体产业的优化目标只有一个：把晶体管做得更小。

但如今，单纯通过缩小尺寸获得的收益，已趋于平稳：尖端设计芯片的预算超过十亿美元，而最先进制程节点的每晶体管成本也已停止下降。

何庭波在论文中表述，非常直接：

登纳德缩放定律在2005年前后率先失效，芯片陷入“暗硅”困境——集成越来越多的晶体管，却无法让它们全部同时高速运转。7纳米节点之后，连摩尔定律本身也撞上了物理与经济的双重南墙：光刻工具接近图案化的物理极限，EUV折旧主导着晶圆成本，每晶体管成本不再下降。一台高数值孔径EUV光刻机的售价约4亿美元，一座3纳米晶圆厂的投资额高达150亿至200亿美元。

她更是给到了一个针对性明确的结论：“对于无法获取最先进光刻设备的组织而言，这种约束来得更早、也压得更重。”

2019年5月之后，华为就身处这一处境。这句话不是在讨论物理极限，而是在描述一种业内共同的战略处境。换成大白话就是：这不是华为一家遇到的问题，按照这个趋势下去，这将是行业普遍情况。

华为给出的办法，总结为四个字就是：时间缩微。

什么是“时间缩微”？要理解什么是“时间缩微”，就要先了解摩尔定律相关的“几何微缩”。

想象一个占地100亩的单层产业园区（2D芯片）。最开始，园区里只有1万个工位能安排员工（晶体管）。此时，大家坐在宽敞的独栋办公室，但利用效率不高。为了提升整个园区的总产出（算力），园区经理（设计者）开始实施“几何缩微”的管理办法。

这个“几何缩微”就是把每个人的办公室和办公桌等比例缩小。让原本10平米的办公室缩成5平米、2平米、甚至缩成0.5平米。因为桌椅变小了，同样的100亩地上，现在挤进了1亿名员工。

几何缩微，就是通过不断缩小晶体管的物理尺寸，从而在同样大小的硅片上塞进更多晶体管。

也因为这样，物理极限、寄生时延以及造价高昂等问题随之而来。

虽然还在同一大小的园区内，但随着员工暴增，园区的道路就变得极其复杂。A部门的员工想给B部门送一份文件，需要跑步5公里。员工本身办事很快，但路上（布线延迟）花掉了大半天时间。同时，在经济方面，为了制造出纳米级的微型桌椅，必须购买如EUV光刻机这样的价格高达数亿美元的超高精度制造工具。

于是，2019年开始无法依赖更先进光刻设备的华为，基于过去六年成功设计并量产了381款芯片，提出了新办法“时间缩微”。

预判到了这条路迟早撞南墙，园区经理决定放弃“把桌椅继续做小”老传统。她宣布，我们园区要走“时间缩微”这条路，不再考核“每个人占地多大”，而是考核“一份文件从发出到收到的总时间”。

“时间缩微”就是不追求更小的尺寸，追求更短的时延。直白来说，我不考核你用多小的工位，我只看效率。

为了缩短“时间”提升效率，园区经理决“盖高楼”：不再平铺平房，而是盖起一栋多层的写字楼。研发部在1楼，设计部在2楼，内存仓库在3楼。

这样的架构下，员工送文件不再需要横跨5公里平地，而是直接出门坐3D混合键合这样的超高速直达电梯，几秒钟就能把文件送到楼上。

实现这一“时间缩微”的关键技术就叫“逻辑折叠”（LogicFolding）。何庭波提到：“2020年之后，当访问先进节点受到限制时，实际问题变为：在节点固定的情况下，如何在单个芯片上持续实现一代又一代的性能提升？出现的答案就是逻辑折叠。”

而华为在过去的六年里，用381款量产芯片试过了，效果还不错。

结果是，员工的办公桌尺寸（晶体管工艺制程）没有变小，但因为通勤距离变短、电梯极快，整栋大楼交换文件的效率提升了数倍，占地面积（芯片面积）也少了一半左右。信号传输的物理长度瞬间缩短了约30%，时钟偏差收紧。

过去摩尔定律下什么，多少纳米、什么制程是他们衡量芯片先进程度的标准。这个标准是供给视角，而韬定律是一种需求视角——对于半导体的买家来说，我需要的帮我高效解决实际问题，而不是某个产品参数。

华为、DeepSeek，绕路把价格打下来

半导体行业，有一个被说烂了的词叫“解耦”。华为和DeepSeek做的事，本质上是在重新“耦合”：把原本分散的优化动作，整合成一套系统级的效率公式。

这个公式的等号右边，就是成本。

先看DeepSeek。

4月2日，盒饭财经发布的文章中，我们分析了梁文锋准备了mHC、Engram、DualPath这三支“箭”。表面上看，这三项技术，分别解决的是属于算法数学、模型架构和系统工程三个截然不同的领域的问题。但背后的技术信仰完全一致：不迷信算力堆砌，通过极致的解耦，榨干硬件的每一滴性能。

这与硅谷所信奉的Scaling Law（规模法则）并不一致。Scaling Law的核心就是“大力出奇迹”，更多更先进的芯片，烧出更聪明的大模型。

再看华为。

何庭波在论文中披露了麒麟2026 SoC实测数据显示：在不依赖任何更先进制程（Fixed device node）的前提下：晶体管密度从155 MTr/mm²瞬间跃升至238 MTr/mm²，一步跨过了原本需要三年物理缩微才能挪完的距离；SoC性能核心的功耗效率暴涨41%，主频回归3.1 GHz。

论文还透露了一个耐人寻味的细节：麒麟2026中使用的逻辑折叠是刻意设置得比较保守的，混合键合间距达到了1.5μm，折叠只针对关键路径选择性应用。

同样大小的硅片上，用更贵更先进的设备，塞进更多、更小的晶体管，这样的“堆料”路线已延用半个世纪，其价值和作用当然无需更多证明。但，商业是流动的、变化的。客观条件和技术发展瓶颈的现实困境下，“架构”路线被逼了出来。

展示了上面这组数据后，何庭波像是“炫技”一样，还给到了一个关键背景：这些性能提升是在固定器件节点上实现的，并不是通过新的光刻工艺步骤获得。

于是，华为与DeepSeek，在“创新比堆料更有效”这个共识上相遇了。

华为的逻辑是，既然晶体管做不小了，那就改变芯片的物理结构，用垂直堆叠来缩短信号传播时间。DeepSeek的逻辑是，既然算力堆不上去了，那就改变模型的计算方式，用MoE架构让每次计算只激活相关参数。

一家用逻辑折叠把芯片从“平房”变“高楼”，缩短信号传播时延，从硬件方向把成熟制程的潜能“挖透”。另一家用MoE让每次计算只激活该激活的参数，用PTX绕开冗余的软件中间层，从软件方向把GPU算力“榨干”。两个团队，一个从软件栈的顶层一直优化到GPU的汇编指令，一个从半导体物理的底层一直优化到系统总线协议。

他们的工具不同、领域不同，但结果的度量衡惊人一致：把成本打下来。

DeepSeek曾把训练成本降低到了同期GPT-4o估算的二十分之一左右，华为把晶体管密度提升53.5%的同时不依赖更先进更贵的新光刻工艺。

有意思的是，这两家公司的路径正在物理层面发生交汇。

2026年4月24日，DeepSeek V4正式发布，总参数达1.6万亿，百万token上

下文全系标配。V4首次在官方技术报告中，将华为昇腾与英伟达GPU并列写进硬件验证清单。适配的华为昇腾新款推理芯片，采购价格仅为英伟达的四分之一，单卡算力却比英伟达对华特供版提升了2.87倍，性价比优势十分突出。

DeepSeek的价值不在于某个参数高于了其他某个大模型，用创新来提高效率，告诉大家还可以用其他方式打下大模型居高不下的成本才是核心。

同样，韬定律的意义，也不在于“超越”台积电的物理制程。它的意义在于证明了一条不同的道路是存在的：不依赖最先进的EUV设备，不依赖每一代光刻技术的升级，通过系统设计的力量，在成熟制程上实现先进性能。

并不想做新的节拍器

不止华为，整个行业都在寻找新方向。

2018年，英伟达2018GPU技术大会（GTC）上，黄仁勋穿着他的黑色皮衣，台上，他一再强调，由于技术的飞速进步，图形处理器（GPU）正遵循着自己特有的定律。

黄仁勋表示：“一条新定律正在形成，一条超级加速的定律。”

该定律预测显示芯片性能每6个月提升1倍，AI算力在8年内实现千倍增长，相较于摩尔定律提速10倍。技术基础源于GPU架构创新与CUDA加速计算等突破，推动AlexNet神经网络训练时间从2012年的6天缩短至2018年的18分钟。

但此时黄仁勋并没有对该定律命名，也没有将其称为“黄氏定律（Huang’s Law）”。

同年4月2日，电气电子工程师学会的旗舰科技杂志《IEEE Spectrum》发表了一篇名为《Move Over, Moore’s Law: Make Way for Huang’s Law》的文章。以黄仁勋的名字来命名的“黄氏定律”，最早便是出现在这里。直到2020年，《华尔街日报》的一篇专栏文章，又让该定律广为流传。

直到如今黄氏定律还处于非正式状态。但不难发现的是，从2018年开始，业内就已经明确表示别管摩尔定律了。

旧范式里，摩尔定律扮演的角色非常清晰：它是全球半导体产业的统一节拍器。这一节拍器构筑了一种“垂直指令式协同”：台积电定工艺节点，ASML造光刻机，英伟达和苹果做芯片设计，三星做存储，大家各守一摊，到点就跟着摩尔定律的节奏走。

摩尔定律失效了，是要换一个新的节拍器吗？

何庭波论文中也明确了目标：

在过去六年中，华为半导体团队对这一问题在移动SoC、AI加速器、系统架构及封装等领域的硅片层面进行了深入研究。结论表明：答案既不在另一个节点，也不在于另一种晶体管架构，而在于改变主要优化目标本身。

“韬定律”并不想变成新的节拍器。它要构建的，是一个“水平协作式”的共生秩序。τ（时间）作为跨越整个计算栈的统一尺度，工艺、电路、芯片和系统工程不再各行其是，而是第一次能够在相同的单位里对话，多层联合，用系统的协同创新去代偿物理制程的缺憾。

目前来看，华为给出的答案，市场接受度良好。目前还是非学术界公认的“韬定律”，搅动了万亿资本。

何庭波ISCAS 2026演讲结束后，A股半导体板块全面爆发。1.3万亿元市值的芯片巨头中芯国际尾盘一度触及20CM涨停，全天收涨18.78%，成交金额超360亿元，股价创历史新高，总市值突破1.25万亿元。华虹公司、华大九天集体20CM涨停，盛美上海涨超19%，拓荆科技涨超17%，寒武纪、兆易创新等龙头盘中均创历史新高。

市场的逻辑很直接：如果“成熟制程+架构创新”的路线走通了，中国芯片产业链上每一家公司的价值，都需要被重新计算。先进封装不再是后道的“配角”，而是成了决定芯片性能能否突破的核心工艺。

一份邀请函，还需等待验证

以上的所有美好畅想，都还只是华为一家所说的“理论上”。

在讨论韬定律的意义和作用时，不得不面对的事实是：台积电的先进制程并未停步。2025年，台积电发布A14（等效1.4纳米）制程技术，计划于2028年下半年大规模量产。台积电1纳米以下制程可望于2029年进入试产阶段，初期月产量目标为5000片晶圆，苹果极有可能成为首批客户。

华为要达到的目标是：2031年，基于韬定律的高端芯片晶体管密度达到1.4纳米制程的同等水平。比台积电的预计量产时间晚了约三年。论文进一步给出了更长远的展望：到2035年，通过协同设计的堆栈——包括内存语义的统一总线架构、近封装光I/O Hi-ONE以及3D折叠——硬件集成度将增长超过100倍。

对于这些现实，华为也清楚。

论文中，何庭波花了不少的笔墨来表达之后的挑战和风险。她表示：“将τ的扩展性描述为一个完整的系统会具有误导性。”

未来面对的挑战还有很多。比如，设计工具方面，现有EDA工具是为面积、时序、功耗三轴独立优化而设计，系统τ只是残差。比如，设计工具还没有准备好、制造的物理变异不容回避、垂直互连有代价、τ缩放必须配套“能量伴侣”、散热是绕不开的物理硬仗、行业缺少一套衡量“时间”的通用标尺等等。

历史从不因某个定律被“提出”而改变，历史只因某个定律被“验证”而改变。

演讲的最后，何庭波用了合作收尾，她表示：“未来一定属于开放合作。在半导体演进的路径上，没有一家企业可以独自完成所有答案。”

论文的最后，何庭波也将该文变成了一份邀请函，她写到：“本文既是一份来自该领域的报告，也是一份邀请。”

六十年后回头来看，2026年5月25日这一天究竟意味着什么，或许取决于一个简单的事实：那份写在论文末尾的邀请，收到了多少回响。

参考资料：

1.《华为发表韬(τ)定律，实现晶体管密度与系统性能突破》，华为

https://www.huawei.com/cn/news/2026/5/ieee-iscas-tau-scaling

2.《A Time Scaling Theory for Multi-Layer Electronic Systems》，何庭波

https://chinaxiv.org/abs/202605.00224

3.《华为“韬（τ）定律”引爆热点 寒武纪市值突破9000亿创新高》，21世纪经济报道

4.《华为“韬定律”点燃半导体行情，科创50涨近6%》，财经杂志

5.《“韬定律”引爆！芯片股，批量涨停！万亿巨头，一度“20cm”封板！》，证券时报e公司

6.《炸裂！“韬定律” 引爆硬科技，中芯国际盘中20CM涨停，科创50ETF汇添富(588870)放量收涨近6%创新高！机构：坚守科技景气主线》，界面新闻

7.《DeepSeek新模型押注国产芯片 筑牢人工智能产业根基》，中国新闻周刊

8.《聚焦黄氏定律：NVIDIA 首席科学家 Bill Dally 介绍推动 GPU 性能提升的关键因素》，英伟达

9.《Huang’s Law Is the New Moore’s Law, and Explains Why Nvidia Wants Arm》，华尔街日报

10.《Move Over, Moore’s Law: Make Way for Huang’s Law》，IEEE Spectrum

11.《台积电1nm以下制程2029年试产，首批客户有谁？》，芯语

欢迎在评论区留言~如需开白请加微信：YPYP01234567