北京
硅产业正在形成一个共识：靠HBM堆叠来给AI算力续命的这条路，快走到头了。
原因很直接——晶圆转换成HBM之后，可用容量远低于通用DRAM。增量空间被物理规则卡死，行业不得不另找出路。SRAM解码、LPDDR PIM、CXL池化，这些方案各有拥趸，但被讨论最多的，是3D DRAM。
AMD在这条赛道上喊得最响。他们基于3D V-Cache的封装经验，给出了一个惊人的数字：混合键合3D DRAM的能效比，比传统HBM高出17倍。
HBM的瓶颈，卡在哪儿？
要理解这个17倍，得先看HBM的结构。传统HBM用TSV（硅通孔）做垂直堆叠，数据要通过底部的PHY（物理层）接口和XPU通信。这个PHY层，就是瓶颈所在——它既消耗能量，又限制带宽。
3D DRAM的思路完全不同。它把DRAM直接垂直放置在XPU上方，中间用混合键合技术连接，彻底绕开了PHY层。没有中间商赚差价，能效自然就上去了。
AMD说的混合键合，本质上是无凸点封装。铜和铜直接对接，省掉了传统封装里的焊料凸点，信号传输路径更短，电阻更小，功耗也就更低。
17倍能效，为什么还没量产？
数字很性感，但现实很骨感。3D DRAM面前横着两道坎，每一道都不好过。
第一道是热。混合键合的热处理阶段会产生高温，而DRAM对温度极其敏感——温度一高，刷新率就往下掉，数据保持不住，整个存储就废了。这是材料层面的硬约束，不是靠优化电路能绕过去的。
第二道是平整度。混合键合要求原子级的表面平整度，几纳米大小的颗粒就能阻断铜与铜之间的键合。这意味着生产环境必须达到极致的洁净室标准，任何微尘都可能让整片晶圆报废。
有人已经在想办法绕路
面对热管理这个难题，d-Matrix给出了一种折中方案：把内存层放在XPU下方，而不是上方。这样热源和存储层之间隔了一层基板，热容差问题得到一定缓解。
这个思路谈不上颠覆，但至少说明行业在认真对待3D DRAM的工程化问题。AMD的演示数据来自官方，但产业化验证还没完成——17倍能效是实验室里的天花板，还是量产后的真实水平，目前没有答案。
如果配合严格控制的洁净室环境，3D DRAM或许能较快走向商业化。但"较快"是多久，没人敢打包票。
为什么大家都在赌这条路？
答案很简单：HBM的路真的不好走了。AI模型越来越大，显存需求水涨船高，但HBM的堆叠层数、散热能力、良率都在逼近物理极限。与其在旧架构上修修补补，不如赌一把新架构。
3D DRAM的吸引力在于，它把存储和计算的距离拉到了物理极限——DRAM直接叠在XPU头上，数据搬运的距离短到可以忽略不计。这种架构如果跑通，AI推理和训练的能效天花板会被整体抬高。
当然，从AMD的演示到大规模量产，中间还隔着热管理、良率、成本这三座大山。17倍能效是方向，不是现状。但至少，行业终于有了一个值得押注的新方向。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
