广东
图｜Redwood 整体架构和单个计算瓦片结构
不到两周造出，已在FPGA上跑通千问模型
近日，一家公司用 AI 在不到两周内完成一款推理加速器的设计、验证和部署。
美国定制芯片研究公司 Architect Labs 发布了名为 Redwood 的 AI 推理加速器。
Redwood芯片核心亮点并不只是芯片架构本身，而是尝试用 AI 打通“架构设计—RTL开发—验证—固件—算子适配—硬件部署”的完整流程。
Architect Labs 公司称，在两名架构师确定高层规格后，AI 系统仅用不到两周便完成 Redwood 的性能模型、RTL、UVM 验证环境、形式化验证、固件、驱动和计算内核开发，并实现 FPGA 部署。
在硬件架构上，Redwood 采用空间数据流设计，由多个计算瓦片组成，每个瓦片集成 RISC-V 控制核心、INT8 矩阵计算引擎、向量计算引擎和 512KB 本地存储，通过定制片上网络实现数据传输，并利用预取、双缓冲等机制减少数据搬运。
其缩小版 Redwood Nano 采用 2×2 瓦片，部署在 AMD Versal VPK180 FPGA 上运行 Qwen3-0.6B，端到端推理速度达到每秒 12.1 个 token。
更值得关注的是 Architect Labs 的 ALP 平台。它通过 AI 智能体调用编译器、仿真器和验证工具，让 AI 根据性能、面积、时序、功耗和覆盖率反馈持续修改设计。
公司披露，Redwood 的代码覆盖率和功能覆盖率均超过 95%，部分设计优化实验从约 15 小时缩短至 15—30 分钟。
从产业意义看，Redwood 展示了 AI 从“辅助芯片设计”走向“端到端参与芯片开发”的可能性。如果未来进一步覆盖物理设计、GDSII、流片及流片后验证，芯片开发模式或将从传统的人工串行流程，转向由人类架构师制定目标、AI 智能体持续搜索和验证的自动化流程。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
