湖北
导读：ASML使出绝招，只为让台积电买新EUV光刻机，外媒：果然就范了！
在全球先进芯片制造链条中，ASML的EUV光刻机是绕不开的核心设备。作为全球唯一能够量产EUV光刻机的厂商，ASML完成了设备迭代，推出新一代High‑NA EUV光刻机。这款设备将数值孔径从0.33提升至0.55，可支撑2nm到0.5nm的更先进芯片工艺，但代价也十分惊人，单台售价突破4亿美元，是老款Low‑NA EUV的数倍。面对天价设备，晶圆厂们的态度，呈现出截然不同的局面。
三星、英特尔对于High‑NA EUV态度积极，即便成本高昂，依旧早早抛出订单。对这两家企业来说，在先进制程上追赶台积电存在不小压力，新一代光刻机是它们缩小技术差距、争夺高端芯片代工市场的重要筹码。可作为ASML最大客户的台积电，却始终态度冷淡，迟迟不愿下单。
台积电手握超过100台Low‑NA EUV设备，全球近一半的EUV设备都部署在台积电工厂内部。在台积电的判断里，现有Low‑NA EUV足以支撑1.4nm、1.2nm等后续工艺节点，暂时不需要斥巨资大规模更换全新的High‑NA EUV设备。大规模采购意味着数百亿美元的资本开支，设备折旧会大幅拉高芯片制造成本，在没有明确产能与收益回报的前提下，台积电选择按兵不动，稳坐钓鱼台。
但对于ASML而言，台积电的采购意向直接决定High‑NA EUV的市场前景。如果占据EUV采购半壁江山的台积电不跟进采购，新一代光刻机的市场规模会大打折扣。如何说服台积电接受高价新机，成为ASML亟待解决的难题。最终ASML没有单纯靠设备性能游说，而是拿出一套配套技术方案作为筹码，发起了一项全行业合作计划，推动芯片制造的核心部件光掩模，从当下主流6英寸规格向12英寸升级，目标在2030年前后建成12英寸光掩模试验产线，专门适配High‑NA EUV工艺。
光掩模相当于芯片制造的“母版”，光刻机通过光线照射光掩模，把上面的电路图案复刻到硅晶圆之上。长期以来行业普遍使用6英寸光掩模，加工12英寸晶圆时，就需要多重曝光、图案拼接等复杂工序。这套流程不仅拉长生产周期，还会推高芯片设计与制造成本，同时还会带来良率方面的潜在风险。
倘若完成向12英寸光掩模的升级，匹配12英寸硅晶圆生产，就能够省去大量拼接步骤，简化芯片制造流程。按照ASML测算，12英寸光掩模可以将High‑NA EUV设备产能提升40%。这就意味着，一旦用上这套组合方案，High‑NA EUV不再只是一台昂贵的工艺工具，还能实实在在带来产能提升、单位制造成本下降的收益，对于追求产能优势的台积电有着十足的诱惑力。
在产能红利的吸引之下，台积电改变了之前的观望态度，选择加入这项联合研发项目，参与12英寸光掩模技术的开发，同时确定采购High‑NA EUV光刻机。这场博弈的本质，是两家巨头之间的利益权衡。台积电不是抗拒新技术，而是拒绝没有收益支撑的高额投入；ASML也明白，单纯依靠设备性能，很难撬动最大客户，必须补齐配套技术，把设备的综合价值做出来，才能打动客户掏钱。
这件事也折射出高端半导体行业的现实逻辑。先进设备与配套零部件、工艺生态深度绑定，从来不是单台设备决定一切。一台光刻机能否发挥价值，掩模版、材料、工艺设计套件等上下游环节缺一不可。企业的技术选择，不只是看技术参数有多顶尖，更要看投入成本和实际收益是否匹配。
未来随着12英寸光掩模技术逐步落地，High‑NA EUV的产能潜力将会释放，也会深刻影响2nm及以下先进制程的发展节奏。但技术落地并非一蹴而就，从试验产线走向大规模量产，整个产业链还要面对工艺调试、良率爬坡、成本控制等重重考验。ASML与台积电的这次合作，既是商业交易，也是整个半导体行业向更先进工艺迈进的一次重要尝试。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
