湖南
芯片怎么造？到今天还是得靠光刻，光刻就得用光刻机。
这几十年，芯片工艺往前走，基本是被光刻机拽着走的——DUV、浸润式DUV、EUV，一代设备对应一代工艺。
所以美国想卡住中国芯片，最直接的一招就是不卖EUV。
在不少人眼里，没有EUV，7nm以下就别想了。
这个判断也不是凭空来的。今年9月初，ASML的独家光学供应商蔡司，其半导体业务负责人罗蒙德接受彭博电视采访时说，中国要自己做出成熟的EUV，可能需要15年，这是个"合理的估计"；瑞银的分析师更早也说过，至少10年。
理由很硬：EUV不是砸钱能突击出来的东西，ASML1997年立项，2016年才交付第一台能量产的机器，中间走近20年。
而且这台机器本身是全球凑出来的——ASML更像总装厂，光源、光学系统这些关键部件来自欧美几十家供应商，蔡司是它唯一的镜片来源。要绕开这一整套，等于从零搭一条链。
按这套逻辑，中国要么等，要么就在7nm上下打转。
华为选了第三条路：不比谁的晶体管更小，改看信号跑得快不快。
今年5月25日，华为董事、半导体业务部总裁何庭波在一次研讨会上提出"韬（τ）定律"。τ是时间常数。老路子叫"几何缩微"，就是把晶体管越做越小；新路子叫"时间缩微"，晶体管大小先不怎么动，改从结构上把信号路径缩短。
打个比方就清楚了：过去是在一块地上把房子越盖越小、越挤越密；现在是给房子加一层改成复式，信号不用在一层里横穿大半个芯片，直接上下走。华为管这个叫"逻辑折叠"。
这不是临时冒出来的想法。何庭波说，过去六年华为已经设计并量产了381款遵循这个思路的芯片，用在通信、手机、自动驾驶、AI计算上。
真正的检验在9月7日。华为发布三折叠手机Mate XT 2，首发麒麟9050 Pro——第一款把逻辑折叠商用落地的芯片。
何庭波9月4日发布的第三篇论文里给了几个数：晶体管密度从每平方毫米约1.55亿提升到2.38亿，涨了55%，大致相当于3nm工艺对应的密度水平；两层裸片之间约有5000万个连接，其中500万到1000万个用来传信号，而普通3D封装这个量级只有几万到几十万个。
功耗也确实降了：NPU最高降66%，GPU降58%，CPU性能核降41%。
话说回来，别急着下结论。
何庭波自己写得很克制："坦诚来说，我们不能声称这项技术已经达成一劳永逸的最终胜利。"论文里还提到，麒麟2026存在"整体功耗降了、但每平方毫米功耗反而上升"的问题，要在麒麟2027里解决。
中科院院士褚君浩也提醒，理论创新打开的是新思路，但还得靠时间去检验，能不能像摩尔定律那样变成一条可以定量表达的规律，现在还不好说。
华为给出的目标摆在那儿：到2031年，同样走成熟制程，晶体管密度做到400+MTr/mm²，主频5.0GHz，往等效1.4nm的方向走。
所以更准确的说法，也许不是"卡EUV没意义了"，而是——原来那条路我们走不了，那就先换一条往前走。而罗蒙德自己那句话说得挺实在：出口管制不会带来积极作用，"反而会加速中国的创新"。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
