上海
公众号记得加星标⭐️，第一时间看推送不会错过。
三星电子对下一代人工智能（AI）内存标准化的局限性表示担忧。该公司指出，随着客户定制设计从高带宽内存（HBM）基础芯片扩展到DRAM核心，内存制造商的管理难度越来越大。
三星电子半导体事业部存储器业务单元产品规划团队成员黄家岚博士于15日在首尔江南COEX会展中心举行的2026年SEDEX展会同期举办的2026年电子器件工程联合委员会（JEDEC）论坛上表示：“基于LPDDR的内存内处理（LPDDR-PIM）和z-高带宽存储器（zHBM）具有许多客户定制功能。”他补充道：“存储器制造商在实际生产产品时很难管理这些功能。”他还指出：“其他存储器制造商也会面临同样的问题。”
标准是为确保不同产品按照通用规范运行而制定的准则。现有的DRAM就是基于此标准制造的。然而，随着DRAM中引入了之前不具备的计算功能，情况发生了变化。LPDDR-PIM就是一个典型的例子。LPDDR-PIM是一种将计算功能集成到低功耗DRAM中的结构。黄博士表示，他希望LPDDR6-PIM标准能在年内制定完成。
zHBM 的标准化难度更大。zHBM 是三星电子提出的一种 HBM 结构。现有的图形处理器 (GPU) 采用 2.5D 封装方式，将计算处理器和 HBM 并排放置在中间层上。zHBM 是一种 3D 堆叠结构，直接连接 HBM 和计算处理器。它通过在 DRAM 核心芯片内部分布硅通孔 (TSV) 来缩短数据传输距离。由于它直接连接到处理器，因此不仅基础芯片，而且整个结构都需要定制设计。
黄博士表示：“完全标准化所有功能是不可能的，”但他补充道：“我希望通过 JEDEC 成员公司的合作，能够建立共同的标准。”
三星电子当天还公布了LPDDR5X-PIM的研发成果。LPDDR5X-PIM的内存带宽是LPDDR5X的八倍。其AI推理速度达到了每秒102个令牌（TPS），比现有的LPDDR5X（27 TPS）提高了约3.8倍。与去年8月在Hot Chips大会上公布的性能（83 TPS）相比，提升了约23%。平均功耗为11.5W，比LPDDR5X（8.4W）高出约36%。每瓦推理性能为9 TPS/W，比现有水平（3.2 TPS/W）提高了约2.8倍。
（来源：编译自thelec，谢谢）
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4562期内容，欢迎关注。
加星标⭐️第一时间看推送~
求推荐
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
