北京
10月14日消息，铭芯启睿（MemSilicon）于10月12日宣布完成基于1TnR技术路线的首代高密度、大容量RRAM芯片“泰山一号（MountTai 2026）”流片。
“泰山一号”是MemSilicon将1TnR高密度、大容量新型存储芯片技术从早期研究推向Gb级芯片产品化的里程碑。这一技术路线通过多个阻变存储单元共享选择晶体管，提高单位面积内的存储容量，并利用与CMOS平台完全兼容的后道集成方式，实现了密度、容量和成本兼得。
该芯片采用28nm CMOS工艺平台和1T4R单元结构，单芯片容量1Gb，密度达到30Mb/mm²，访问延时小于20ns，并集成片上硬件纠错电路，在大容量、高密度与高速读取之间实现了协同突破，为片上高密度大容量新型非易失存储应用提供了具有国际竞争力的解决方案。
目前，“泰山一号”已完成流片，正在推进验证。
公开报道显示，目前三星、台积电、格芯等全球主要晶圆代工厂已将RRAM纳入先进工艺节点的技术路线图。其中，台积电的技术路线图明确将RRAM纳入12nm和6nm节点的支持范围。在客户端，英飞凌已为28nm节点的微控制器选定RRAM方案。
面向 RRAM市场，尤其是高密度、大容量需求领域，MemSilicon积极探索1TnR路线，是因其除降低产品成本以外，更重要的作用是在有限的芯片面积上，能够集成更多的存储单元，满足更大规模模型参数存算的需求。
RRAM通过材料电阻状态的变化保存信息，断电后仍可保留数据。在常见的1T1R结构中，一个选择晶体管对应一个阻变存储单元：晶体管负责选通和控制访问，阻变单元负责存储信息。
随着阻变单元尺寸缩小，选择晶体管及其连接结构所占的面积，成为继续提高密度时需要解决的问题。1TnR的思路，是让一个选择晶体管对应多个阻变存储单元，降低平均到每个存储单元上的晶体管面积开销。
作为兼容CMOS标准工艺1TnR技术路线，MemSilicon的技术积累源自中国科学院刘明院士团队。早在2020年，科研团队已公开了28nm 1T2R RRAM研究。
“泰山一号”采用了1T4R结构，即一个选择晶体管对应四个阻变存储单元。但共享了晶体管，并不意味着存储单元数量的密度和性能就等比例增加。多个存储单元之间的非目标电流路径、读写干扰，以及不同工作条件下的可靠性，都需要通过器件、工艺和电路设计的共同优化。
围绕1TnR结构大容量RRAM芯片的核心技术挑战，本次推出的“泰山一号”芯片在电路与架构层面首次提出并验证了系列自主创新技术：引入负压设计与统一复位电路方法，显著抑制阵列漏电流，降低芯片功耗并提升可靠性；设计了多电压域字线驱动电路，实现高、低压读写路径的彻底解耦，并提出自适应保护偏置电压技术，有效降低误写风险，全面提升写入可靠性；开发片上自适应跟随读取电路，攻克1TnR 在Gb级大容量下面临的读可靠性与读良率难题，配合硬件纠错电路，构建了"电路自适应＋硬件纠错"的双重读保障机制。
以28nm后道兼容工艺为基础，“泰山一号”兼具高性能、高密度、高可靠与低功耗的综合优势，标志着公司在大容量片上RRAM芯片关键电路技术上取得系统性突破，具备良好的产业化前景与广阔的应用空间。
MemSilicon核心团队源自中国科学院和复旦大学，围绕嵌入式存储、大容量存储及混合存算等需求，持续增强自主研发产品体系。
第一条产品线是嵌入式RRAM IP，面向显示驱动、微控制器、SSD控制器及安全芯片等应用，提供嵌入式RRAM IP，已进入客户场景，扩大应用规模。
第二条产品线是高密度、大容量RRAM，围绕提高集成密度、扩展单芯片容量及完善独立式产品形态，进一步探索1TnR等不同结构及进一步的三维集成，以及与AI推理相关的存储需求。
第三条产品线是RRAM与DRAM结合的混合存算，面向具身智能、AI PC及其他端侧推理场景，通过混合三维集成，探索不同存储技术与计算单元的协同方式，缩短数据搬运路径，获得容量、带宽与能耗之间的最佳平衡。
