3D NAND闪存，藏了三张底牌

文 | 半导体产业纵横

3D NAND 的 300层堆叠角逐才刚刚启幕，千级堆叠已是行业明确的发展方向。

可一旦层数迈过 300 层门槛，物理约束与成本效益的双重约束便接踵而至，传统堆叠方案难以为继。一众厂商对外继续角逐层数榜单，内部布局的技术赛道却早已改弦易辙。

3D NAND，逻辑变了

NAND 闪存从诞生起走的其实是 “平面微缩” 路线 ，也就是2D NAND：把存储单元在晶圆表面越做越小，用更先进的光刻把线宽一路推进。但这条路走到 1X 纳米（十几纳米）节点时，走到了尽头。一系列问题集中爆发：单元间距缩小后，相邻单元间的电容耦合干扰急剧上升；每个单元能保存的电子数骤减，电荷保持与编程 / 擦除速度这对矛盾愈发不可调和；再加上先进光刻成本水涨船高，单位比特成本不降反升。

在二维平面里继续 “做小”，已无利可图，甚至难以为继。

之后在2013 年，三星率先展示垂直堆叠的 V-NAND；2014 年 32 层产品量产，3D NAND 时代由此开启。思路也彻底反转：不再激进微缩存储单元平面尺寸，而是把存储层一层层垂直堆叠起来，用 “层数” 换 “密度”。

此后十余年，层数成为全行业最直观的竞赛指标：32 层、48 层、64 层、96 层、128 层、176 层一路走高；2022 年前后行业集体跨过 200 层。

随后在2024 年，300 层的大门被 SK 海力士率先推开。（321 层 1Tb TLC 量产，业界首个300层以上产品）；2025 年8月，321 层 2Tb QLC 又完成量产，成为全球首个突破 300 层的 QLC。三星则跳过中间节点直扑 400 层 V10，美光当前最高节点是第九代 G9 NAND，276 层，铠侠则在今年 7 月送样 332 层第十代 BiCS FLASH。

根据过去的发展趋势，假设每代高度增加1.35倍左右，可以预测2030年V13一代的堆叠字线数量将超过1000层。2022年12月，三星在其技术博客上宣布将开发3D NAND技术的未来，目标是“到2030年达到1000层”。

Kioxia 首席技术官 (CTO) Hidefumi Miyajima 也曾表示，该公司计划到2031 年批量生产超过 1000 层的 3D NAND 内存。

3D NAND，三张底牌

就在各家把层数一路喊到 400、500 甚至 1000 的时候，一个反直觉的事实是：层数这个数字，正在失去它作为“战斗力标尺”的统治力。

原因有二，一物理，二经济。

物理上，堆叠是一门越往上越难的工程。就像2D NAND向3D NAND发展阶段所面临的，3D NAND迭代到300层后，物理方面的障碍也变得难以克服：电阻过高导致信号延迟和功耗上升；基于氟的化学工艺引发漏电问题；在超深孔结构中无法实现有效填充。

经济上，堆叠的规模效应在递减。当层数越过 300 层，一次更深的刻蚀、一套更复杂的堆叠工艺，换来的是更长的生产周期、更高的设备折旧和更陡的良率爬坡，单位比特成本的下降曲线被明显拉平。

于是，300 层之后的竞赛，明面上还在比层数，暗地里已经切换成三条新赛道：架构（键合）、材料（以钼代钨）、单元（QLC 化）。

首先，架构是最为核心的一条赛道。其实在芯片龙头过往的动作中也可窥见一二。比如：SK 海力士在 V10（375 层）上已首次导入晶圆键合。三星在 FMS 2026 首发的 V10 BV-NAND，采用的正是全新的 Bonding V-NAND（晶圆键合）架构。铠侠则更早，它的 CBA（CMOS 直接键合阵列）架构，从 2023 年的 218 层第八代 BiCS 就已量产应用。

晶圆键合将存储阵列晶圆和CMOS晶圆分别在各自最优的工艺条件下独立制造，最后通过键合高精度地连接为一体。这带来了更高的存储密度、更快的I/O速度、更短的研发与生产周期以及更优的良率与成本控制。

值得注意的是，这条赛道的先行者，其实是中国的3D NAND龙头公司长江存储。其 2018 年起量产的 Xtacking 晶栈架构，就是业界最早把存储阵列与外围电路分开制造、再垂直键合的方案，如今已迭代至第四代。

其次，材料的迭代，也见证了NAND技术的成长。3D NAND的字线（Word Line）材料经历了多晶硅→钨的演进，当下正处于钨→钼的演进。钨替代多晶硅是3D NAND在发展初期，为了降低字线电阻、提升信号传输速度而进行的一次关键材料升级。正是这次替代，支撑了3D NAND从几十层向更高层数的发展。

如今，随着堆叠层数突破300层，钨在更细线宽下也面临电阻率上升、工艺填充困难等物理极限，行业正再次转向钼（Mo）。金属钼在纳米尺度下更优异的电学与物理性能。在电学性能方面，钼具有比钨更低的电阻率，在同等线宽下电阻更小，有助于降低互连电阻、提升信号传输效率。在物理与工艺性能方面，钼界面稳定性好，且无需搭配额外的阻挡层即可直接沉积，有利于节省芯片内部空间并简化工艺。这些特性使其能够更好地适应极细线宽和高深宽比结构，应对高层数3D NAND制造中的物理瓶颈。

SemiAnalysis在推文中直言：“钼不是一种优化，是300层以上NAND的必选项。”

目前主要NAND制造商均已明确承诺转向钼工艺，并给出了清晰的时间表。三星是先行者，其钼字线产品自2024年起已进入量产阶段；美光于2025年在Lam Research的ALTUS Halo设备上启动大规模量产；SK海力士则计划于2026年底推出采用钼工艺的375层NAND。这些举措表明，材料转型已从技术讨论进入实际落地阶段。

最后，在堆叠层数之外，单元层面的多比特进阶，是 3D NAND 另一条重要的密度演进路径。进入 3D 架构后，存储密度的提升重心固然落在层数堆叠上，但单元层面的密度挖掘并未止步——每个存储单元能容纳几个比特，直接决定了同等面积下的数据密度。从 SLC（1bit/cell）、MLC（2bit）、TLC（3bit）到 QLC（4bit），单位面积的存储密度逐级跃升。

只不过，堆叠层数带来的密度红利正在边际递减。QLC 的价值，在于提供了另一条与层数堆叠互补的密度杠杆 —— 它不依赖新增层数，即便堆叠层数保持不变，仅凭单元容量从 3bit 提到 4bit，也能进一步摊薄单位比特成本，为 3D NAND 的密度进阶打开新的空间。

去年9月，TrendForce发布报告称，AI创造的庞大数据量正冲击全球数据中心存储设施，传统作为海量数据存储基石的Nearline HDD（近线硬盘）已出现供应短缺，促使高效能、高成本的SSD逐渐成为市场焦点，特别是大容量的QLC SSD出货可能于2026年出现爆发性增长。

NAND需求高涨，给哪些厂商带来红利？

根据市场调查机构 CounterPoint Research 数据显示，2026 年第 1 季度全球 NAND 闪存市场营收达到 460 亿美元，同比增至 3.5 倍，环比增长接近翻倍。该机构指出全球 NAND 闪存涨势基本呼应 DRAM 价格，面向服务器的 eSSD（企业级固态硬盘）成为主要需求来源。

该机构指出2026 年第1季度 eSSD 占 NAND 市场总额的43%，并预计年底将超过60%。

竞争格局方面，三星继续稳居第1，拿下 29% 市场份额。SK 海力士位居其后，且统计口径包含 Solidigm。铠侠、美光、闪迪和长江存储之间差距较小，第 3 名竞争更趋激烈。

长江存储是本轮增长中的突出厂商。受中国本土厂商需求强劲、供应短缺带来的涨价影响，其营收同比增长接近445%，市场份额从 1 年前的 8% 升至本季度 13%，正在缩小与闪迪、美光的差距。

长江存储的快速成长，只是国产存储厂商在这轮红利中的一个缩影。对大陆产业链而言，机会沿着 "原厂—主控与模组—上游设备" 三个环节逐层传导，每一层的受益逻辑均不相同。

首先在主控环节，国产厂商的受益逻辑更多来自 "出货量" 与国产化空间，而非单纯涨价。其次模组环节则呈现典型的“周期受益+格局重塑”特征。原厂供应收紧、颗粒涨价，使前期备货充足的模组厂获得显著的库存增值收益，毛利率和利润弹性在涨价周期中集中释放。更重要的是，头部模组厂凭借资金实力和多元化的晶圆采购渠道，趁机扩大市场份额，并向企业级、车规级、工业级等高附加值市场延伸；而中小模组厂因拿不到稳定货源加速退出，行业集中度向头部集中。对国产模组厂而言，这既是一次利润修复，更是一次从低端红海向中高端突围的窗口期。

上游设备与材料则受益于更长期的国产扩产与技术迭代逻辑。一方面，国内存储原厂扩产直接拉动设备采购；另一方面，3D NAND堆叠层数持续提升，带来刻蚀、薄膜沉积、清洗等环节的工艺步骤大幅增加。

比如，薄膜沉积设备的需求增长主要来自两个方向：一是逻辑芯片制程越先进，工序数越多。从90nm CMOS工艺的40道薄膜沉积工序，到3nm FinFET工艺产线的100道工序，工序量成倍增长直接拉动了设备需求。二是存储芯片向3D结构演进后，薄膜沉积的资本开支占比显著提升——在2D NAND产线中薄膜沉积占资本开支的18%，而在3D NAND产线中这一比例升至26%，堆叠层数与薄膜工艺直接挂钩。类似逻辑同样适用于刻蚀、清洗等环节国产设备材料厂商在验证通过后，有望获得持续订单，形成真正的成长主线。