中国又开始“弯道超车”，即使不攻克光刻机，也能解决芯片难题

过去四十多年，摩尔定律推着晶体管越做越小，可到了2nm这个节点，物理层面已经捉襟见肘。
电子隧穿、漏电流、发热，这几只拦路虎在3nm以下集中出现，稳定性和良率都跟着往下掉。

成本更是惊人，台积电3nm晶圆厂一期投资超过200亿美元，单片晶圆加工费已经摸到3万美元上下。对绝大多数国家而言，这道门槛已经不是技术问题，而是财政问题。

真正让中国芯片产业头疼的，是EUV光刻机那扇紧闭的大门。

荷兰ASML垄断了EUV供货，美国自2022年10月起又连续加码出口管制，国产厂商被挡在7nm以下的工艺节点之外。

照老路硬追，等于在别人划好的跑道上陪跑，再怎么使劲也只能盯着对手的背影。

一个绕不开的问题摆在面前：芯片是不是只能缩小硅基晶体管这一种玩法？答案显然是否定的，国际学界早在数年前就把目光转向了后摩尔时代的新材料。

二维半导体，这种厚度仅相当于几个原子直径的材料体系，被普遍视作最有希望接棒的候选者。

以二硫化钼、二硒化钨、硒化铟为代表，它天然具备低漏电、低热耗、强沟道控制等优势。

更要紧的一点，二维材料的加工对EUV没有刚性依赖，用现有的DUV和原子层沉积设备就能做出接近顶级制程的性能。

2025年4月2日，Nature杂志刊发复旦大学周鹏团队的研究成果《基于二维半导体的RISC-V 32位微处理器》。

这颗被命名为＂无极＂的处理器采用单层二硫化钼作为沟道，集成了5900个晶体管，可完整运行开源的RISC-V指令集。

在晶圆层面，南京大学高力波团队联合东南大学推出氧辅助外延方案，让6英寸二维单晶的生长速度提升了约1000倍，晶畴尺寸达到260微米。

松山湖材料实验室则把攻关目标直接推到12英寸，这个尺寸正是当下半导体工业的主流规格。这意味着未来的二维晶圆能够直接接入国内现有的12英寸硅基产线，不必推倒重建一整套工艺装备。

在存储器方向上，复旦大学交出的二维混合架构闪存，擦写速度突破400皮秒，比主流NAND快出若干个数量级，反相器良率达到99.77%。

二维DRAM的数据保持时间延长到8500秒以上，对AI大模型长期头疼的＂内存墙＂痛点，是一次实打实的缓解。

在补短板方向上，进度同样可圈可点。国防科技大学与中科院金属研究所合作，首次实现晶圆级P型氮化钨硅的制备，把二维CMOS长期缺失的那一半补齐。

北京大学彭海琳团队继续打磨硒化铟晶圆和铋基铁电氧化物工艺，使器件延迟与功耗下降了一个台阶。抗辐射二维器件也在2025年完成了太空在轨验证，证明这种新材料在极端环境下照样能稳定工作。

2026年1月，位于上海浦东张江的全国首条二维半导体工程化示范工艺线正式点亮，占地约1000平方米。

这是国内第一次把二维芯片从实验室挪进工程化车间，背后依托的是上海微系统所、复旦大学以及一批本土装备企业的联合攻关。

依据官方同步公布的路线图，这条线将在2026年6月底完成全线贯通，年内形成等效90nm工艺的小批量产能。

2027年目标推进到等效28nm，2028年则向等效5nm至3nm性能看齐，2030年前后在AI推理、航天载荷、边缘计算等场景对硅基芯片形成局部替代。

当然，前路并不是坦途，EDA工具链对二维器件的支持仍需补课，先进封装、测试规范、生态适配也要同步跟进。

美国和日本并没有闲着，碳纳米管、氧化物半导体、二维混合键合等路径都在推进，彼此之间的技术博弈不会停。

好在中国这条线的最大优势，是从材料、晶圆、器件、芯片一直到示范线，全链条由高校、科研院所、产业机构联动推进。

科研成果边做边转化，示范线边验证边迭代，这种＂研发即转化、实验即量产＂的组织模式，比欧美分散式投入见效更快。

二维半导体并不打算在明天就取代硅基，而是先用硅基与二维混合的架构切入细分市场，再一步步扩大版图。对中国而言，这步棋的意义不止于技术，更在于把产业规则的话语权重新握回手中。

过去十年里，EUV封锁逼着中国芯片行业咽下不少委屈，国产设备、国产材料、国产EDA一路补课到现在。

二维赛道的开辟并不意味着放弃对先进光刻设备的攻关，上海微电子装备公司推进的DUV多重曝光方案和国产EUV样机，仍是国家战略层面的重点课题。

当硅基时代的规则被少数国家牢牢把持，另开一条跑道并非投机取巧，而是面对封锁时的理性抉择。即便高端光刻机短期内还未完全攻克，中国芯片也能用自己的方式解决先进制程这道难题。

＂弯道超车＂不是故作豪言，而是2026年中国半导体产业链给出的真实注脚。