AI数据中心上800V，给GPU抢回机柜空间

编者按

本文是由摩元智库提供的“不可能三角”系列文章第二篇，其中的产业观点和模型测算源自其AI算力底座系列研报，不代表“半导体行业观察”官方观点。若对相关分析报告感兴趣，可通过文末联系方式跟摩元智库分析师直接交流。

一个机柜就那么高。电源占了多少，GPU 就少放多少。

这句话听着像废话。但 800V 高压直流这一轮换代，真正的底层逻辑就在这里。

最常见的理由是省电。省了多少？推动这套架构的谷歌，在官方博客上给的数字是，端到端效率改善约 3%。

3个点不小，但就能解释行业要把整套供电架构重做吗？

真正让这笔账成立的，是空间。

1

功率密度不是增长，是断层

从十几千瓦，到百千瓦，再到兆瓦

传统云数据中心的单机架功耗在 5kW 到 15kW 之间，供电架构多基于单相交流。那是一个成熟到几乎不需要讨论的问题。

过去三年，这条曲线断了。

采用 Blackwell 架构的 GB200 整机柜功耗攀升到 120kW 至 140kW，是传统机架的十倍量级。同代的 VR200 进一步拉高到 230kW。再往后，业界规划中的单机架功耗指向 600kW 乃至 1.5MW。

需要说明的是，最后这一档是规划口径，不是已交付产品的实测值。

真正要紧的是，它越过了一条工程分界线。

在 10kW 量级，供电是一个配套问题。到 100kW 量级，它变成约束问题。到了兆瓦量级，它开始反过来定义机柜怎么设计、GPU 能放几颗。

图 1｜功率密度不是增长，是断层。注：横条长度为对数刻度；最后一档为业界规划口径，非已交付产品实测值。资料来源：摩元智库整理。

三条红线会互相放大

功率密度只是表象。真正把供电推到极限的，是三个方向上同时发生的挤压。

第一条，工作电压往下压。

为了在给定制程下榨出更高主频和更低动态功耗，加速芯片的核心工作电压被压到 0.65V 至 0.85V 的区间。电压越低，同样的功率就需要越大的电流。这是欧姆定律的直接后果，没有绕开的余地。

第二条，峰值电流往上冲。

在这个电压下承载千瓦级的芯片功耗，核心峰值电流突破 1,000 安培。

这是一个需要停下来体会的数字：一颗指甲盖大小的硅片，瞬时通过的电流相当于数十台家用空调同时启动。

第三条，电流变化率极陡。

AI 加速芯片的负载特性与传统 CPU 有本质不同，它会在微秒级时间内从空闲直接跳到满载，电流变化率超过 1,000A/μs。

真正麻烦的，是这三条红线并不是彼此独立的。

低电压意味着电压调节的绝对裕量本来就极小；大电流意味着任何微小阻抗都会被放大成显著压降；而极陡的变化率意味着这一切必须在微秒窗口内完成响应。

三个约束互相放大。先进制程逻辑芯片的栅极绝缘层厚度已进入纳米量级，毫伏级的过电压只要持续约一微秒，就可能造成不可逆的栅极击穿。

芯片直接废掉。

还有一层麻烦：这种波动有三种，各自落在不同的时间尺度上。

微秒级的突发电流冲击，靠最贴近芯片的那一层电容先吸收；数百毫秒级的支撑，落在高压直流侧的储能模块上；秒级的负载起伏，则要靠园区级的电池储能来削峰填谷。

规律很朴素：离芯片越近，反应越快，但存得越少。任何一层都无法独立扛下全部波动。

所以供电到了这个量级，已经是一套按时间尺度分层的系统工程。

2

800V 的理由不是省电

先算算那笔省电的账

省电这个理由要成立，得先看它到底省了多少。

产业侧流传的口径是这样的：原有交流转直流的转换效率约为 92% 到 94%，英伟达要求提升到 97% 到 98%。

约 5 个百分点。

但需注意，它说的是单台电源的转换效率，不是整条供电链路的端到端效率。两个口径差得很远，而流传的版本没有标明是哪一个。

再看主推方自己给的数字。

谷歌是这套架构的推动方之一。它的两位工程师在公司官方博客里写：这套方案把端到端效率改善约 3%。

仅3个点。

交流那一侧，并没有落后到需要被拯救。主流厂商的规格书写明，常规双变换效率在 96% 到 97.5% 之间，ECO 模式下最高可达 99%。

所以，连最积极的推动者都承认端到端只省了 3%，这个数字恰恰说明：省电是真的，但远不足以成为推翻现有架构的理由。

那 800V 到底买到了什么

答案就在谷歌那句话的后半截。原文是：这套方案把端到端效率改善约 3%，同时让整个 IT 机架都能用来放 xPU。

微软的官方博客给了后半句的数字：解耦式电源架构使每个服务器机架能多容纳 15% 到 35% 的 AI 加速卡。

还有两条更硬的物理理由。

在 54V 下为兆瓦级机架供电，电流要走到什么量级？一兆瓦除以 54 伏，一万八千安培出头。这个量级的铜排，重量和体积本身就是安装障碍。

而低压方案的整流架会吃掉大量机架高度，挤占的正是本该放 GPU 的位置。

把这三条并排看，800V 真正买到的是机位。

这个区别关系到整个论证站不站得住。

按效率立论，面对 ECO 模式 99% 的交流 UPS，整个论证会被一句话推翻。按密度立论，论证是牢固的：交流方案无论效率多高，都解决不了铜排占机柜空间这件事。

省下来的那点电，换不回被铜排占掉的机位。

图 2｜800V 的两笔账。注：约 3% 与 15%–35% 分别出自谷歌与微软的官方博客，描述对象均为 OCP Mt Diablo 解耦式电源架构，非泛指所有 800V 方案。资料来源：Google Cloud Blog、Microsoft Azure Blog，摩元智库整理。

3

把电源搬到芯片正下方，

腾出来的是 I/O 的地方

先分清两个容易混的词

中文里这两个词经常被当成一个用，但它们分属两道工序。

背面供电，也就是台积电 A16、英特尔 PowerVia 讲的那个，是在晶圆背面走线，属于前道制程。

垂直供电，是把电源模块整个搬到 PCB 背面、芯片的正下方，属于后道封装与板级工艺。

两件事，两道工序，两拨人。这一节讲的是后者。

第一项收益是损耗

千安级的电流在传统架构下要从芯片旁边的电源模块出发，横向穿过 PCB 走到芯片下方的引脚阵列。

问题出在这段横向路径上。损耗与电流的平方成正比，而路径上每一段铜箔都有电阻。在千安级电流下，横向传输产生的压降和铜损都被平方项放大，成为整条供电链上最不划算的一段。

垂直供电的思路简单粗暴：不走横向了。电源模块直接装在 PCB 背面、芯片正下方，电流只需垂直穿透板材就能抵达核心，传输距离趋近于零。

器件厂商 Vicor 的官方材料给了两个数：板级电阻最多可降约 50 倍，供电损耗最多可降约 95%。

这是两个不同的指标。电阻的降幅和损耗的降幅相差一个量级，合成一句话说就会错。

第二项收益是位置

Vicor 同一份材料里还有一句话，讲的是另一半收益：

消除瓶颈，释放 100% 的处理器周边。

电源模块从芯片旁边挪走之后，腾出来的那一圈给了谁？

给了高带宽 I/O 引脚。

中篇讲过 HBM 越堆越高、接口位宽翻倍这件事。它的直接后果，是芯片周边的每一平方毫米都在被高速信号线、去耦电容和散热结构争夺。

电源让开的那一圈，正好是 I/O 要抢的那一圈。

到这里，三角里的一条关系露出来了：功耗顶点的这次改善，腾出来的地方给了访存顶点。

这不是借债，是还债。

4

但这笔账记在了封装上

垂直供电的原理不难理解，难的是怎么做出来。

第一道障碍是厚度。

普通封装有物理高度下限，而 PCB 背面到机箱底板之间的垂直空间极其有限。传统那套主控加功率级加电感的三件套，很难直接在主板背面大量平铺。

所以行业目前的攻坚方向，是把电源芯片与高频电容直接嵌进 PCB 内部，做成一体化的集成电源模组。

这件事的性质要说清楚：它是后道先进封装与 PCB 制造工艺的问题，不是前道晶圆制程的问题。

要解决的是高温连续高负荷运行下的热、力、电多物理场耦合。嵌进板材的器件怎么散热，板材与器件的热膨胀系数差异怎么吸收，长期热循环下焊点与界面怎么才能不失效。

这一点对判断竞争格局很关键：前道制程的领先，不会自动转化为垂直供电模组的领先。一家在功率工艺上有优势的设计公司，未必驾驭得了嵌入式封装。

上篇讲的流片良率发生在前道。这里的良率发生在板级与封装。

同一个顶点，两道工序。

账没有消失，只是换了地方记。

图 3｜功耗顶点让出的地方，账记在了哪里。注：三个顶点描述的是同一条交付链上的相互牵制关系，不代表任何厂商在单项指标上的高低。资料来源：摩元智库研究框架。

5

中国的节奏由算力侧决定，

位置却已经分出来了

供电这条线上，中国厂商的位置有一层自己的滞后，而原因不在电源侧。

按产业侧口径，当前的主流路径是多模块并联：整机柜配 36 个 5.5kW 电源模块，额定功率约 198kW。海外的下一代已经定义到单模块 18.3kW，配 800V 高压直流输入。国内厂商目前仍在 5.5kW 这一梯队。

电源做得出来。

国产加速芯片的功耗还没有把电源逼到墙上。单柜功率需求没上去，电源就停在多模块并联这一档；而海外单卡功耗已经推到千瓦量级以上，逼着电源必须往单模块高功率方向走。

换句话说，供电升级的节奏由算力侧决定。

这对判断中国供电厂商的成长节奏很重要：它们的天花板，一定程度上被上游算力芯片的出货量锁着。反过来说，一旦国产加速芯片的功耗和出货同时上台阶，这条链上的升级需求会来得比现在快得多。

位置这件事，比节奏先分出来

节奏可以等，位置不能。

前面四节讲的其实是同一件事：这条链正在改道。功率密度断了层，配电体系要重做，连电源该装在板子的哪一面都在变。

链一改道，衡量公司的尺子也得跟着改。原因很实在：从立项到稳定批量供货约需两年，失效率数据还要按年攒。一家公司今天的报表，反映的是它两年前的选择，而不是它未来两年的位置。

摩元智库为这条链建了一个六维模型。前五维用的是年报数据：技术创新、财务健康、盈利能力、市场地位、成长动能，回答的是这家公司现在怎么样。

第六维叫产业卡位度。它把整条供电链拆成六个环节，逐格判断每家公司在哪一段、卡得有多实，回答的是这家公司站在哪里。

把十三家公司放进这两个坐标，结果是四个格子都站满了人。

假如一家公司做得大就等于站得对，十三家本该挤在一条对角线上：业绩好的位置也好，业绩差的位置也差。实际不是。有的公司报表漂亮，但位置不在这条链的关键段上；有的公司报表难看，却已经卡进了核心环节。

这一点是可以量出来的。两轴的相关系数 0.037，接近于零。

麦格米特是现成的例子。2025 年营收 94.03 亿元、同比增长 15.05%，归母净利润 1.46 亿元、同比下降 66.58%。

只看前五维，这张画像并不好看。但同一年，它进入了英伟达的服务器电源供应链，推出了覆盖 PowerShelf、BBUShelf 与 SideRack 的一站式方案。

两件事同时为真，而前五个维度只能看见第一件。

图 4｜AI 数据中心供电链十三家总榜四象限。注：口径为 2025 年年度报告，样本为国产 IC 设计上市公司 13 家；十字线取 13 家均值，非主观门槛。前五维为相对分（样本内可比），产业卡位度为绝对分。卡位判定依据为公司公开披露的自述，其中矽力杰、思瑞浦、纳芯微、必易微四家为低置信度判定，依据为间接信息。本图衡量经营质量与产业位置，不含估值与股价，不构成投资建议。资料来源：摩元智库六维量化模型

6

三个顶点的债，转了一圈

三篇走到这里，良率这个顶点出现过三副面孔。

上篇讲 AI 芯片，良率是芯片自己的瓶颈：制程越先进、架构越复杂，流片良率越低。

中篇讲存储，良率是访存借出去的债：要带宽就要叠层数，要层数就要付良率。

这一篇讲供电，良率是功耗还债时转手借的：为了把机柜和芯片周边的空间腾给算力，代价落在了后道封装与板级工艺上。

同一个顶点，三个位置。

三角之所以不可能，不是三个顶点各有各的瓶颈，是任何一个顶点的改善都要从另外两个顶点上支取。

功率密度往上走，逼出了 800V；800V 腾出机柜空间，代价是整套配电体系重做。垂直供电腾出芯片周边，代价是嵌入式封装的良率。存储要带宽，代价是堆叠层数的良率。芯片要性能，代价是流片良率。

三篇走完，债转了一圈，回到了原点。

这也是为什么在讨论 AI 算力的时候，只盯着单颗芯片的参数会失真。真正决定能交付多少算力的，是这三个顶点之间怎么分账。

本文为摩元智库AI 算力底座系列研究的第三篇，也是最后一篇。完整研究将进一步展开各环节的参数、情景与工程优先级。

本文摘自摩元智库AI 算力底座系列研究（包括AI芯片、存储器、供电链）；完整研究将进一步拆解参数、情景与工程优先级等。

摩元智库将在上海-深圳-北京-成都四个城市举办AI芯片-服务器-智算中心产业链分析研讨会，欢迎感兴趣的半导体行业人士和投资人报名参会（所有参加人员均可免费获取本专题的完整报告）。

*本文为产业研究内容，不构成投资建议。文中摩元智库模型结果为规范化情景测算，不对应具体企业，也不是市场预测。

1. Google Cloud Blog，《Enabling 1 MW IT racks and liquid cooling at OCP EMEA Summit》，2025 年 4 月。

https://cloud.google.com/blog/topics/systems/enabling-1-mw-it-racks-and-liquid-cooling-at-ocp-emea-summit

2. Microsoft Azure Blog，《Accelerating industry-wide innovations in datacenter infrastructure and security》，2024 年 10 月。

https://azure.microsoft.com/en-us/blog/accelerating-industry-wide-innovations-in-datacenter-infrastructure-and-security/

3. Open Compute Project，Mt Diablo（Diablo 400）机架与电源基础规范。

4. Vicor，垂直供电与高性能计算供电官方技术资料。

https://www.vicorpower.com/resource-library/articles/high-performance-computing/powering-high-performance-computing

5. 维谛、山特、华为、科华等厂商 UPS 产品规格书与官方技术文档。

6. NVIDIA，800 VDC Architecture for AI Factories 官方技术资料。

https://www.nvidia.com/en-us/data-center/technologies/800-vdc-architecture/

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4517期内容，欢迎关注。

加星标⭐️第一时间看推送~

求推荐