英伟达CUDA-Q Logical，让量子计算离我们又近了一点点

近期，NVIDIA在官方博客宣布了其开源量子计算平台CUDA-Q的扩展，通过推出面向容错量子计算（FTQC）的CUDA-Q Logical编排层，让研究人员能够协同设计容错应用所需的各个组件（算法、纠错码、硬件架构等），并在不同方案间快速切换，找到逻辑量子比特的最优系统配置，进而推进量子计算在药物发现、金融建模、材料研发等方向扩展。

量子领域似乎一直是距离我们挺遥远的话题，在CUDA-Q这一波扩展升级中，量子计算是否距离当下更近了一些？

让逻辑错误率大幅下降

如何让逻辑错误率显著下降是当前量子计算最为关注的问题之一。量子计算机的基本单元是物理量子比特（physical qubit），但它非常脆弱，温度波动、电磁干扰、材料缺陷，甚至宇宙射线，都可能让比特状态出错。因此从2023年至今，业内的关注点聚焦于纠错从理论走向实装。其中量子纠错（Quantum Error Correction, QEC）被认为是一个较为合理的解决方案，即把多个物理比特捆绑起来，编码出1个逻辑量子比特（logical qubit）。

可以这么理解，你为了避免已一句话传递错误，同时将这句话告诉了9个人，接收方在接收到这句话的信息之后，对9个人传递的版本进行核对，少数服从多数，从而提升对抗错误的冗余，获得更好的可靠性。

通过这例子不难看出，纠错的本质就是耗费大量的资源。假如用100个物理比特编码1个逻辑比特，而这100个比特自身引入的错误比纠正的还多，那逻辑错误率反而更高，纠错就是负资产。这时候就应该为其设定一个纠错阈值（threshold），避免成本无端损耗。

这时候就需要引入码距的概念。码距d纠错码中两个合法状态之间的最小汉明距离，决定了纠错码的纠错半径，它能纠正[(d−1)/2]个错误。码距越大，逻辑比特越可靠，但每个逻辑比特消耗的物理比特也越多（约 d²）。

可以这么理解，量子纠错的一切工程权衡，即保真度、开销、可行性，都可以通过码距来判断。

在纠错阈值之上的信息，物理错误率太高，编码越多错得越多，越纠越错。而在纠错阈值之下，扩大编码规模，比如码距从3到5再到7，逻辑错误率会指数级下降。在2024年，Google Willow就是第一次让真实硬件跨过这条阈值线，当码距每扩大一档，逻辑错误率大约减半，实现了码越大越可靠。

CUDA-Q：把理论变成现实

逻辑错误率目标越低，每个逻辑比特需要的物理比特就越多。在此之前，基于Diraq技术路线的表面码（surface code）能实现大约150万个物理比特造1000逻辑比特，兑换比1500:1到1000:1之间。而随着CUDA-Q这一波升级，帮助Iceberg Quantum设计的新架构大幅压缩到15万个物理比特造1000逻辑比特，也就是150:1的兑换比，相当于10倍的升级。

这个过程的核心是把纠错码从表面码换成了qLDPC码（量子低密度奇偶校验码），即Iceberg的Pinnacle架构。以往表面码中，每个校验只涉及邻近少数比特，结构简单、阈值高，但编码效率低，d×d的格子只存1个逻辑比特，所以是1000:1的开销。而Iceberg的qLDPC可以做到用更稠密的编码方式，同样多的物理比特能塞进更多逻辑比特。Diraq白皮书给出的数字是110~220 个物理比特编码1个逻辑比特，即我们前面提到的150:1。

当然，qLDPC的代价是需要非近邻的长程连接，而现阶段的Diraq的硅自旋比特有电子穿梭（electron shuttling）的独特优势，可以把电子在芯片上物理移动来实现远距离相互作用。

这里Iceberg与Diraq用CUDA-Q Logical完成了从逻辑电路到硬件操作的端到端编译，证明穿梭引入的额外错误可以控制在门错误预算之内，且硬件感知的资源估算与理论论文仅差5%，属于可以接受的范围。

但需要注意的是，目前这套方式是建模、编译验证结果，Iceberg今年2月的论文还宣称用 qLDPC 把破解RSA-2048的成本压到10万个物理比特以内。Google在2025年也把同类估算从2000万压到100万以内，算法、编码、架构的协同优化正在系统性地压缩实用量子计算的硬件门槛，这比单比特保真度的缓慢爬坡更值得关注。

因此CUDA-Q Logical在其中的主要工作是把把纸面估算变成可信的工程数字，即前面提到的端到端编译，把逻辑电路一路编译到Diraq硬件的具体操作（包括电子穿梭的每一步），而不是停留在理想化的码的理论分析。同时也能核算隐藏成本，包括真实机器里，长程连接、态的搬运、校验测量都要额外花费比特和操作，NVIDIA CUDA-Q Logical的硬件感知估算证明这些隐藏成本可控。同时CUDA-Q Logical也让Iceberg能在不同纠错码、不同架构参数之间快速切换对比，找到最优配置。

容错量子计算最大的瓶颈之一是协同设计的复杂性，算法、纠错码、硬件架构牵一发而动全身，过去每个团队都要自建评估工具链，一次架构评估要数月。CUDA-Q Logical 把这个流程标准化、可复现化。费米实验室Fermilab因此将开发周期从5个月压缩到了3周，达到7倍的速度提升，Iceberg Quantum则通过CUDA-Q Logical对想法进行了快速验证，压缩了研发周期。

与此同时，CUDA-Q引入QUOPS基准，配合行业已有的微软三层框架。顺带一提，微软提出的三层框架包括Level 1基础级（Foundational），Level 2韧性级（Resilient）， Level 3规模级（Scale），这是另一个故事，回头可以找机会说明。

CUDA-Q不绑定任何量子比特类型和纠错方案，可以降低试错成本。例如前面提到的表面码、qLDPC等各种路线都能在同一平台上快速对比资源需求，加速优胜劣汰，避免弯路。同时硬件感知的端到端编译能挖出理论论文里的隐藏开销。

而NVQLink、Ising、 CUDA-Q Logical组合可以更好的满足纠错解码的刚需，因为逻辑比特每秒产生海量校验数据，需要微秒级实时解码，这正是 GPU 的主场。NVQLink让QPU 与GPU紧耦合，Anyon、Quandela、Quantum Machines 等已基于它构建控制系统。同时Ising开放模型把AI用于量子比特校准、纠错解码，Diraq已用于硅基处理器校准。

简单的说，NVIDIA通过开源CUDA-Q Logical和引入QUOPS 基准，参与到容错量子计算时代的标准制定中，以此延续其在 AI 时代的平台化战略的影响力。从目前来看，量子计算还不会成为经典计算代替哦，但量子处理器可以作为GPU超算的加速器，通过NVQLink紧耦合架构，实现成倍的效率提升，也进而加速量子计算落地的可行性，并卖出更多的GPU和网络基础设施，无论对行业升级还是对生意而言，都是一个双赢的局面。